JPS60167018A - リセツト装置 - Google Patents
リセツト装置Info
- Publication number
- JPS60167018A JPS60167018A JP60001615A JP161585A JPS60167018A JP S60167018 A JPS60167018 A JP S60167018A JP 60001615 A JP60001615 A JP 60001615A JP 161585 A JP161585 A JP 161585A JP S60167018 A JPS60167018 A JP S60167018A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- switches
- microcomputer
- command
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロコンピュータ等の電子回路を初期状態
に設定するためのリセット装置に関するものである。
に設定するためのリセット装置に関するものである。
マイクロコンピータを用いる機器においては、動作を開
始する前にマイクロコンピュータをリセットし、プログ
ラムを初期状態に戻す必要がある。
始する前にマイクロコンピュータをリセットし、プログ
ラムを初期状態に戻す必要がある。
このため、従来より、第１図に示すようにマイクロコン
ピュータ１のリセット端子１＆を電源ライ／２とアース
問に接続され抵抗ＲとコンデンサＣの接続点に接続し、
電源投入時、電源ライン２の電位が第２図ａに示すよう
に瞬時に立上るのに対して゛、リセット端子１ａの電位
を第２図すに示すように抵抗ＲとコンデンサＣで決まる
時定数にしたがってゆるやかに立上らせ、両電位ａ、ｂ
の立上り時間差を利用してリセット端子１ａを瞬間的に
Ｌ”レベルにしてマイクロコンピュータ１をリセットす
るようにしている。ところが、この場合に′は電源の立
上り時に一度電圧が下がったりするいわゆるチャタリン
グによる誤動作が生じ、確実にリセットできない場合が
ある。
ピュータ１のリセット端子１＆を電源ライ／２とアース
問に接続され抵抗ＲとコンデンサＣの接続点に接続し、
電源投入時、電源ライン２の電位が第２図ａに示すよう
に瞬時に立上るのに対して゛、リセット端子１ａの電位
を第２図すに示すように抵抗ＲとコンデンサＣで決まる
時定数にしたがってゆるやかに立上らせ、両電位ａ、ｂ
の立上り時間差を利用してリセット端子１ａを瞬間的に
Ｌ”レベルにしてマイクロコンピュータ１をリセットす
るようにしている。ところが、この場合に′は電源の立
上り時に一度電圧が下がったりするいわゆるチャタリン
グによる誤動作が生じ、確実にリセットできない場合が
ある。
これを防止するためには、手動で操作されるリセット釦
を設け、このリセット釦によってリセットスイッチを閉
じ、マイクロコンピュータ１のリセット端子１ａを所定
の電位点（たとえばアース）に接続するようにしてもよ
いが、特にメモリー機能をもつ場合には、誤ってリセッ
ト釦を操作するとメモリーされた内容自体が消されてし
まうおそれもあり、そのためリセット釦を機器の裏側な
ど操作しにくい場所に設ける必要があり、その結果リセ
ット操作自体を忘れてし１うという不都合がある。
を設け、このリセット釦によってリセットスイッチを閉
じ、マイクロコンピュータ１のリセット端子１ａを所定
の電位点（たとえばアース）に接続するようにしてもよ
いが、特にメモリー機能をもつ場合には、誤ってリセッ
ト釦を操作するとメモリーされた内容自体が消されてし
まうおそれもあり、そのためリセット釦を機器の裏側な
ど操作しにくい場所に設ける必要があり、その結果リセ
ット操作自体を忘れてし１うという不都合がある。
もちろん、第３図に示すようにマイクロコンピュータ１
に３つのリセット端子１ａ、１ｂ、１ｃを設け、これら
３つのリセット端子１ａ 、１ｂ、１ｃに３個のリセッ
トスイッチ３，４．５を接続し、これら３つのスイッチ
を同時に閉じたときのみリセットがかかるようにするこ
とも考えられる。このようにすればスイッチ３，４．５
のリセット釦を機器の前面に配置しても誤操作のおそれ
はなく、またリセットのかけ忘れも防止できるが、この
ときＫはマイクロコンピュータ１内にスイッチ３゜４．
６の開閉状態を識別する特別なプログラムを組込まなけ
ればならないという新たな問題が発生する。
に３つのリセット端子１ａ、１ｂ、１ｃを設け、これら
３つのリセット端子１ａ 、１ｂ、１ｃに３個のリセッ
トスイッチ３，４．５を接続し、これら３つのスイッチ
を同時に閉じたときのみリセットがかかるようにするこ
とも考えられる。このようにすればスイッチ３，４．５
のリセット釦を機器の前面に配置しても誤操作のおそれ
はなく、またリセットのかけ忘れも防止できるが、この
ときＫはマイクロコンピュータ１内にスイッチ３゜４．
６の開閉状態を識別する特別なプログラムを組込まなけ
ればならないという新たな問題が発生する。
本発明はこのような問題を解決するリセット装置を提供
するものである。
するものである。
以下本発明の一実施例を第４図とともに説明する。
第４図において、８１〜Ｓ５はマイクロコンビ、−夕１
にデータの書き込み、読み出し等の所定の指令を与える
ための指令スイッチであり、このうちスイッチＳ１ 、
Ｓ３ 、Ｓ６は互に連動する２回路のスイッチ５ＳＳ １−１１ １−２＋３−１１ ３−２ ｌチＳ２．Ｓ４
と同様に所定の指令を与えるためのスイッチとして動作
し、他方のスイッチ”１−２゜５３−２ 、”５−２は
、マイクロコンピュータ１のリセット端子１ａとアース
間に直列に接続されている。
にデータの書き込み、読み出し等の所定の指令を与える
ための指令スイッチであり、このうちスイッチＳ１ 、
Ｓ３ 、Ｓ６は互に連動する２回路のスイッチ５ＳＳ １−１１ １−２＋３−１１ ３−２ ｌチＳ２．Ｓ４
と同様に所定の指令を与えるためのスイッチとして動作
し、他方のスイッチ”１−２゜５３−２ 、”５−２は
、マイクロコンピュータ１のリセット端子１ａとアース
間に直列に接続されている。
」二記構成において、スイッチ８１ 〜Ｓ６ をそれぞ
れ単独に閉じれば、マイクロコンビ、−ｐｌに所定の指
令を与えることができ、スイッチＳ１゜Ｓ３．Ｓ６を同
時に閉じたときのみリセット端子１ａがアースに接続さ
れ、マイクロコンピュータ１がリセットされる。
れ単独に閉じれば、マイクロコンビ、−ｐｌに所定の指
令を与えることができ、スイッチＳ１゜Ｓ３．Ｓ６を同
時に閉じたときのみリセット端子１ａがアースに接続さ
れ、マイクロコンピュータ１がリセットされる。
このように゛本発明によれば、
（１）スイッチの手動操作によってリセットをかけるこ
とができるから、電源の立上りを利用するものに比べて
リセット動作を確実にすることができる。
とができるから、電源の立上りを利用するものに比べて
リセット動作を確実にすることができる。
（２）電子回路のり七ノドポイントを直接所定の電位点
に接続してリセットをかけるものであるから、複数のス
イッチの開閉状態を識別するためのプログラムも不要に
なる。
に接続してリセットをかけるものであるから、複数のス
イッチの開閉状態を識別するためのプログラムも不要に
なる。
（３）複数のスイッチが同時に閉じたときだけリセット
がかかるから、リセット釦を機器の前面等に設けても誤
ってリセットしたり、リセットし忘れたりするおそれが
なくなる。
がかかるから、リセット釦を機器の前面等に設けても誤
ってリセットしたり、リセットし忘れたりするおそれが
なくなる。
（４） リセット用のスイッチが指令スイッチと連動し
ているから、リセット釦を指令釦で兼用することができ
、したがって部品の取付スペースの点でも有利になる。
ているから、リセット釦を指令釦で兼用することができ
、したがって部品の取付スペースの点でも有利になる。
という優れた効果が得られる。
第１図は従来例の回路図、第２図はその動作説明図、第
３図は他の従来例の回路図、第４図は本発明の一実施例
の回路図である。 １・旧・・マイクロコンピュータ、１ａ・・印・リセッ
ト端子、２・・・・・・電源ライン、Ｓ、５ｓ１−１２
’３−ＩＩ ８４１８５−１ ”””指令スイッチ、５ｓ１−２１３
−２１ ８５−２・山・・リセットスイッチ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 ？ 第２図 α □を 第３図 第４図
３図は他の従来例の回路図、第４図は本発明の一実施例
の回路図である。 １・旧・・マイクロコンピュータ、１ａ・・印・リセッ
ト端子、２・・・・・・電源ライン、Ｓ、５ｓ１−１２
’３−ＩＩ ８４１８５−１ ”””指令スイッチ、５ｓ１−２１３
−２１ ８５−２・山・・リセットスイッチ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 ？ 第２図 α □を 第３図 第４図
Claims (1)
- 回路網中のりセントポイントを所定の電位点に接続した
とき、この回路網を初期状態にリセットするように構成
した電子回路と、上記電子回路に所定の動作を指令する
複数の指令スイッチと、上記複数の指令スイッチに連動
する複数のリセットスイッチとを備え、上記複数のリセ
ットスイッチを、上記回路網中のリセットポイントと上
記所定の電位点との間に直列に接続したリセット装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001615A JPS60167018A (ja) | 1985-01-09 | 1985-01-09 | リセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001615A JPS60167018A (ja) | 1985-01-09 | 1985-01-09 | リセツト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60167018A true JPS60167018A (ja) | 1985-08-30 |
| JPS6253848B2 JPS6253848B2 (ja) | 1987-11-12 |
Family
ID=11506417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60001615A Granted JPS60167018A (ja) | 1985-01-09 | 1985-01-09 | リセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03127937U (ja) * | 1990-03-31 | 1991-12-24 |
-
1985
- 1985-01-09 JP JP60001615A patent/JPS60167018A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03127937U (ja) * | 1990-03-31 | 1991-12-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6253848B2 (ja) | 1987-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1990001189A1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| KR910006995A (ko) | 전기적 소거 및 기입 가능형 불휘발성 반도체 기억장치 | |
| JPS60167018A (ja) | リセツト装置 | |
| JPH048838B2 (ja) | ||
| JP2504864B2 (ja) | メモリシステム | |
| JPS6016981Y2 (ja) | メモリの保護回路装置 | |
| JPS61622U (ja) | 電源制御回路 | |
| JPH0363783A (ja) | Ｉｃメモリカード | |
| JPS60263222A (ja) | キ−ボ−ド装置 | |
| JPS5451334A (en) | Protector for memeory content of data memory device | |
| JPS62260218A (ja) | リセツト回路 | |
| JPS63184142A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS5845871B2 (ja) | 自動ダイヤル装置 | |
| US6760834B2 (en) | Microprocessor for saving contextual data when switching to a test program | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| KR890002549Y1 (ko) | 기록데이타 보존회로 | |
| JP2799018B2 (ja) | 電子装置 | |
| JPS59152836U (ja) | 電子回路装置 | |
| JPS61288717A (ja) | デイジタル保護継電器の整定方式 | |
| JPS60160420A (ja) | メモリの初期設定方式 | |
| GB2350702A (en) | BIOS backup unit | |
| Huggins | Memory Stores | |
| JPS63239581A (ja) | 携帯可能電子装置 | |
| JPS63301390A (ja) | Ｉｃカ−ド | |
| JPS5897721A (ja) | 電源回路 |