JPS60263222A - キ−ボ−ド装置 - Google Patents
キ−ボ−ド装置Info
- Publication number
- JPS60263222A JPS60263222A JP59119345A JP11934584A JPS60263222A JP S60263222 A JPS60263222 A JP S60263222A JP 59119345 A JP59119345 A JP 59119345A JP 11934584 A JP11934584 A JP 11934584A JP S60263222 A JPS60263222 A JP S60263222A
- Authority
- JP
- Japan
- Prior art keywords
- keyboard
- connector
- arrangement
- processing device
- code table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はキーボードの文字配列に対応したコード表を選
択することができるようにしたキーボード装置に関する
ものである。
択することができるようにしたキーボード装置に関する
ものである。
従来例の構成とその問題点
第１図は従来のキーボード装置の一例を示すもので、１
はキーボード、２は処理装置、３はコネクタ、４，５は
キーボードのキー配列に対応したコード表を記憶したメ
モリである。なおキーボード１はカナ文字のキー配列と
して、ＪＩＳ配列と、アイウェオ順配列の２種類の配列
を有している。
はキーボード、２は処理装置、３はコネクタ、４，５は
キーボードのキー配列に対応したコード表を記憶したメ
モリである。なおキーボード１はカナ文字のキー配列と
して、ＪＩＳ配列と、アイウェオ順配列の２種類の配列
を有している。
処理装置２では、この２種類のキー配列に対応ず ：る
ため、メモリ４に記憶させだＪＩＳ配列用のコード表と
、メモリ５に記憶されたアイウェオ順配列用のコード表
とを有している。キー配列のどちらを使用するかは、切
替スイッチ６で、端子７を高レベルとするか、低レベル
にするかで決定する。
ため、メモリ４に記憶させだＪＩＳ配列用のコード表と
、メモリ５に記憶されたアイウェオ順配列用のコード表
とを有している。キー配列のどちらを使用するかは、切
替スイッチ６で、端子７を高レベルとするか、低レベル
にするかで決定する。
以上のように構成された装置においては、機能的にはキ
ーボード１のキー配列に対応して、切替スイッチ６を設
定することによって対応可能である。
ーボード１のキー配列に対応して、切替スイッチ６を設
定することによって対応可能である。
しかしキーボード１のキー配列に応じて、本体側の切替
スイッチ６の設定が必要であり、これがうまくマツチし
ていない場合は、キートップの表示と、キー人力される
文字とが異なるようなトラブルになる。
スイッチ６の設定が必要であり、これがうまくマツチし
ていない場合は、キートップの表示と、キー人力される
文字とが異なるようなトラブルになる。
発明の目的
本発明は上述したトラブルの発生を防止したキーボード
装置を提供することを目的とする。
装置を提供することを目的とする。
発明の構成
本発明はコネクタにそのキーボードのキー配列に応じた
配線を施しておくことにより、コネクタを介してキーボ
ードと処理装置とを結合することにより、自動的にコー
ド表の選択が行なえるように構成したものである。
配線を施しておくことにより、コネクタを介してキーボ
ードと処理装置とを結合することにより、自動的にコー
ド表の選択が行なえるように構成したものである。
実施例の説明
以下に本発明について実施例と共に説明する。
第２図において１１はかな文字の配列をＪＩＳ配列にし
たキーボード、１２はキーボード側に設けたコネクタ、
１３は処理装置側に設けたコネク久１４は処理装置、１
６はＪＩＳ配列用のコード表を記憶したメモリ、１６は
アイウェオ順配列用のコード表を記憶したメモリ、１７
はメモリー６゜１６を選択する信号が加わる信号線であ
る。１８盈 １ は十Ｂなる電圧の加わる電源線である。１９はアー
ス線である。２０はコネクター２．１３を結合した時に
電源線１８と信号線１７とを接続するための接続線であ
る。
たキーボード、１２はキーボード側に設けたコネクタ、
１３は処理装置側に設けたコネク久１４は処理装置、１
６はＪＩＳ配列用のコード表を記憶したメモリ、１６は
アイウェオ順配列用のコード表を記憶したメモリ、１７
はメモリー６゜１６を選択する信号が加わる信号線であ
る。１８盈 １ は十Ｂなる電圧の加わる電源線である。１９はアー
ス線である。２０はコネクター２．１３を結合した時に
電源線１８と信号線１７とを接続するための接続線であ
る。
また第３図は異なるキーボードを示すものである。
２１はアイウェオ順の配列をしたキーボード、２２はキ
ーボード側のコネクタである。２３はコネクタ２２．１
３を結合した時にアース線１９と信号線１７とを接続す
るだめの接続線である。なおコネクタ１３に接続された
処理装置側の構成は第２図に示したものと同様である。
ーボード側のコネクタである。２３はコネクタ２２．１
３を結合した時にアース線１９と信号線１７とを接続す
るだめの接続線である。なおコネクタ１３に接続された
処理装置側の構成は第２図に示したものと同様である。
次に上記実施例の動作について説明する。
先ずコネクタ１２．１３を結合させることにより処理装
置１４ヘキーボード１１を接続した場合、接続線２０の
働きで信号線１７が高レベルとなる。
置１４ヘキーボード１１を接続した場合、接続線２０の
働きで信号線１７が高レベルとなる。
するとメモリ１５が自動的に選択され、キーボード１１
に対応したコード表が用いられることになるっ まだコネクタ２２ 、１３を結合させることによりキー
ボード２１を処理装置１４へ接続した場合、接続線２３
の働きで信号線１７が低レベルとなる。
に対応したコード表が用いられることになるっ まだコネクタ２２ 、１３を結合させることによりキー
ボード２１を処理装置１４へ接続した場合、接続線２３
の働きで信号線１７が低レベルとなる。
するとメモリ１６が自動的に選択され、キーボード２１
に対応したコード表が用いられることになる。
に対応したコード表が用いられることになる。
したがって、ユーザは、自分の使用したいキー配列のキ
ーボードを持って来てソケット１２と１３を結合するだ
けで、使用することができる。この際に第１図に示した
ような、切替スイッチなどによる手動設定操作は全く不
要である。
ーボードを持って来てソケット１２と１３を結合するだ
けで、使用することができる。この際に第１図に示した
ような、切替スイッチなどによる手動設定操作は全く不
要である。
なお上記した実施例では、キー配列が２種類の場合につ
いて説明したが、３種類以上の場合でもコード指定信号
線１７の本数を増加し、これらの信号レベルの組合せに
よりコード表を指定するようにすれば同様に設定操作の
不要な装置を実現できる。また、第２図に示した実施例
では、別個に電源線１８に対応する高レベル信号端子を
設けたが、コード指定用信号線１７を抵抗によりプルア
ンプすることにより、前記高レベル信号端子を削除する
ことができる。この場合ＪＩＳ配列キーボード１１に接
続されたコネクタ２２の接続線２０は不要である。
いて説明したが、３種類以上の場合でもコード指定信号
線１７の本数を増加し、これらの信号レベルの組合せに
よりコード表を指定するようにすれば同様に設定操作の
不要な装置を実現できる。また、第２図に示した実施例
では、別個に電源線１８に対応する高レベル信号端子を
設けたが、コード指定用信号線１７を抵抗によりプルア
ンプすることにより、前記高レベル信号端子を削除する
ことができる。この場合ＪＩＳ配列キーボード１１に接
続されたコネクタ２２の接続線２０は不要である。
発明の効果
上記実施例より明らかなように本発明によれはキーボー
ドの種類に応じたコード表を確実にかつ自動的に選択す
ることができる。
ドの種類に応じたコード表を確実にかつ自動的に選択す
ることができる。
第１図は従来のキーボード装置のブロック図、第２図は
本発明の一実施例によるキーボード装置のブロック図、
第３図は他の実施例における要部のブロック図である。 １１．２１・・・・・・キーボード、１２，１３．２２
・・・・・・コネクタ、１４・・・・・・処理装置、１
５．１６・−・・・・メモリ、１７・・・・・・信号線
、２０．２３・・・・・・接続線。
本発明の一実施例によるキーボード装置のブロック図、
第３図は他の実施例における要部のブロック図である。 １１．２１・・・・・・キーボード、１２，１３．２２
・・・・・・コネクタ、１４・・・・・・処理装置、１
５．１６・−・・・・メモリ、１７・・・・・・信号線
、２０．２３・・・・・・接続線。
Claims (1)
- キーボードに接続した第１のコネクタ、キーボードの文
字配列に対応した複数の配列コード表を記憶したメモリ
を有する処理回路と、この処理回路に接続され前記第１
のコネクタに結合可能な第２のコネクタとを備え、前記
第１のコネクタにそのキーボードの文字配列に対応する
コード表を指示する信号を前記第２のコネクタを介して
前記処理回路に伝達する手段を設けたことを特徴とする
キーボード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119345A JPS60263222A (ja) | 1984-06-11 | 1984-06-11 | キ−ボ−ド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59119345A JPS60263222A (ja) | 1984-06-11 | 1984-06-11 | キ−ボ−ド装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263222A true JPS60263222A (ja) | 1985-12-26 |
Family
ID=14759184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59119345A Pending JPS60263222A (ja) | 1984-06-11 | 1984-06-11 | キ−ボ−ド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263222A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991008533A1 (fr) * | 1989-11-28 | 1991-06-13 | Omron Corporation | Terminal, processeur de donnees, unite de commutation, interface et clavier, ces trois derniers etant connectes aux deux premiers |
| JPH03217902A (ja) * | 1990-01-24 | 1991-09-25 | Fuji Electric Co Ltd | プログラム入力装置 |
| US5194839A (en) * | 1991-05-21 | 1993-03-16 | Omron Corporation | Electromagnetic relay assembly with test actuator |
| JP2981773B2 (ja) * | 1989-11-28 | 1999-11-22 | オムロン株式会社 | 端末装置，ならびにそれを構成する端末装置本体およびスイッチ・ユニット |
-
1984
- 1984-06-11 JP JP59119345A patent/JPS60263222A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991008533A1 (fr) * | 1989-11-28 | 1991-06-13 | Omron Corporation | Terminal, processeur de donnees, unite de commutation, interface et clavier, ces trois derniers etant connectes aux deux premiers |
| US5758193A (en) * | 1989-11-28 | 1998-05-26 | Omron Corporation | Interface for connecting terminal device mainframe to plural kinds of switch units having different numbers of switches therein |
| JP2981773B2 (ja) * | 1989-11-28 | 1999-11-22 | オムロン株式会社 | 端末装置，ならびにそれを構成する端末装置本体およびスイッチ・ユニット |
| JPH03217902A (ja) * | 1990-01-24 | 1991-09-25 | Fuji Electric Co Ltd | プログラム入力装置 |
| US5194839A (en) * | 1991-05-21 | 1993-03-16 | Omron Corporation | Electromagnetic relay assembly with test actuator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450365A (en) | Memory card control device | |
| DE3835448C2 (ja) | ||
| NO125957B (ja) | ||
| JPS60263222A (ja) | キ−ボ−ド装置 | |
| JPS6472228A (en) | Semiconductor file storage device | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| GB2214039A (en) | A vertical pre-control circuit for an interface of a multi-synchronization monitor | |
| GB2137382A (en) | Computer memories | |
| JPS5842544B2 (ja) | メモリ−カ−ドのブロック選択装置 | |
| EP0347484A1 (en) | Microcomputer having selectable datestorage | |
| ATE158426T1 (de) | Anordnung mit steckbaren funktionseinheiten | |
| JP3081685B2 (ja) | 拡張型回路基板 | |
| KR900008039B1 (ko) | 멀티버스를 이용한 인터페이스 카드 | |
| RU1791849C (ru) | Элемент пам ти | |
| JPH01109847A (ja) | 周辺装置収容方式 | |
| JPS587710Y2 (ja) | インジケ−タ装置 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPS5810233A (ja) | 通信制御装置 | |
| KR960012850B1 (ko) | 사용자 코드 부여 회로 | |
| JPH01288986A (ja) | メモリーカード | |
| JPH0290815A (ja) | 粘着性リボン状材料の自動巻付け方法及び装置 | |
| JPH09311745A (ja) | キーボード及びキーパッド | |
| JPS58198086A (ja) | 文字表示装置 | |
| JPS61239321A (ja) | キ−走査回路 | |
| JPH05144252A (ja) | メモリｉｃ |