JPS6016735A - ラジオ受信機 - Google Patents
ラジオ受信機Info
- Publication number
- JPS6016735A JPS6016735A JP59122415A JP12241584A JPS6016735A JP S6016735 A JPS6016735 A JP S6016735A JP 59122415 A JP59122415 A JP 59122415A JP 12241584 A JP12241584 A JP 12241584A JP S6016735 A JPS6016735 A JP S6016735A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pll circuit
- power
- capacitor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. Transmission Power Control [TPC] or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＬＬ回路を用いたラジオ受信機に係り、簡明
な１１４成で電源投入時、電源遮断時に発生ずる異常音
を除去することを目的とするものである。
な１１４成で電源投入時、電源遮断時に発生ずる異常音
を除去することを目的とするものである。
一般に、ＰＬＬ回路を用いたラジオ受信機では電源の投
入時および電源の遮断時に大きな異常音が発生すること
がある。すなわち、通常用いられているＰＬＬ回路を用
いたラジオ受信機ｄいずれもＰ Ｌ Ｌ １ｉｉＪ路と
チューナ回路の電源室」こり時間および電源立下り時間
がほぼ同一であるため、ＰＬＬ回路がアンロック領域か
らロック領域に入る時およびロック領域からアンロック
領域にはずれる時にそれぞれ大きな異常音が発生すると
いう問題があった。
入時および電源の遮断時に大きな異常音が発生すること
がある。すなわち、通常用いられているＰＬＬ回路を用
いたラジオ受信機ｄいずれもＰ Ｌ Ｌ １ｉｉＪ路と
チューナ回路の電源室」こり時間および電源立下り時間
がほぼ同一であるため、ＰＬＬ回路がアンロック領域か
らロック領域に入る時およびロック領域からアンロック
領域にはずれる時にそれぞれ大きな異常音が発生すると
いう問題があった。
本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で電源投入時、電源遮断時でも異常音の発
生しない優れたラジオ受信機を提供するものである。
、簡単な構成で電源投入時、電源遮断時でも異常音の発
生しない優れたラジオ受信機を提供するものである。
以下、本発明のラジオ受１言機について一実施例の図面
とともに説明する。図において、１はアンテナ、２はチ
ューナ回路、３は周波数ｌ昆合回路、４は電圧制御４発
振器（以下ＶＣＯという）、５は中間周波増幅回路、６
は検波回路、７は低周波増幅ｌＥＪ 路、８１ｄスピー
カ、９はローパスフィルクー、１Ｑは位４’ｌｌ比較回
路、１１は電源端子、１２は゛ＩＬｃ源スイッチ、１３
はチューナ回路用の定電圧回路。
とともに説明する。図において、１はアンテナ、２はチ
ューナ回路、３は周波数ｌ昆合回路、４は電圧制御４発
振器（以下ＶＣＯという）、５は中間周波増幅回路、６
は検波回路、７は低周波増幅ｌＥＪ 路、８１ｄスピー
カ、９はローパスフィルクー、１Ｑは位４’ｌｌ比較回
路、１１は電源端子、１２は゛ＩＬｃ源スイッチ、１３
はチューナ回路用の定電圧回路。
１４はＰＬＬ回路用の定電圧回路、１６はＶＣＯ４、ロ
ーパスフィルター９、位相比軸回路１ｏでＩ？＋＋成さ
れるＰＬＬ回路である。
ーパスフィルター９、位相比軸回路１ｏでＩ？＋＋成さ
れるＰＬＬ回路である。
なお、定電圧回路１３．１４は第２図に示すようにｊｌ
ｉ成されている。第２図において、Ｑ＋ 、 Ｑ２Ｑｊ
１ランシスク、Ｄ、、Ｄ２けツェナータイオー ド、Ｄ
５ はダイオード、Ｃ１〜Ｃ４はコー／デンサ、Ｒ１＋
Ｒ２に１抵抗である。
ｉ成されている。第２図において、Ｑ＋ 、 Ｑ２Ｑｊ
１ランシスク、Ｄ、、Ｄ２けツェナータイオー ド、Ｄ
５ はダイオード、Ｃ１〜Ｃ４はコー／デンサ、Ｒ１＋
Ｒ２に１抵抗である。
）−記’１．′１ｊＱｉ例において、電源スィッチ１２
をオンすると、’ｉｂ：源端ｒ１１に印加されだ１３源
電圧が先ず抵抗Ｒ２を介してコンデンサＣ４に印加され
、コノデンーリＣ４が徐々に充電される。したがって、
：Ｊンデン−ＩＪ゛Ｇ４の両端′１１ｉ圧が徐々に」引
し、トう／シスタＱ２のエミッタにおける電位が第３図
乙に小すように徐々に＋ｙ１する。そして、Ｉラノシス
タＱ２ノエミノタニ現れだ電１工１はタイオー １−Ｄ
３ を通して第３図すに示すように１−ランジスタＱ２
のエミノク′屯圧と同様の凡シトりでＰＬＬ回路１５
に印加されるとともに抵抗Ｒ１を介して史に＝１ンデン
ザＣ２に印加される。したがってコンデノーリ゛Ｃ４の
両端電圧は若干遮れて徐々に」二少１することになり、
トランジスタＱ１のエミッタには第３図Ｃに示すような
電圧が現われる。
をオンすると、’ｉｂ：源端ｒ１１に印加されだ１３源
電圧が先ず抵抗Ｒ２を介してコンデンサＣ４に印加され
、コノデンーリＣ４が徐々に充電される。したがって、
：Ｊンデン−ＩＪ゛Ｇ４の両端′１１ｉ圧が徐々に」引
し、トう／シスタＱ２のエミッタにおける電位が第３図
乙に小すように徐々に＋ｙ１する。そして、Ｉラノシス
タＱ２ノエミノタニ現れだ電１工１はタイオー １−Ｄ
３ を通して第３図すに示すように１−ランジスタＱ２
のエミノク′屯圧と同様の凡シトりでＰＬＬ回路１５
に印加されるとともに抵抗Ｒ１を介して史に＝１ンデン
ザＣ２に印加される。したがってコンデノーリ゛Ｃ４の
両端電圧は若干遮れて徐々に」二少１することになり、
トランジスタＱ１のエミッタには第３図Ｃに示すような
電圧が現われる。
すなわち、上記実施例によれば、ｌ−ランンスタＱ＋
（Ｄエミッタ電位がトランジスタＱ２のエミッタ電位よ
り若干遅れて立上ることになり、ＰＬＬ回路１６はチュ
ーナ回路２が動作領域に入る以前にアンロック領域より
ロック領域に入ることになる。したがって、アンロック
領域よりロック領域に入る際に雑音成分が発生したとし
てもチューブ−回路１５がこの状態では充分な動作領域
にないためスピーカ８からは」二記雑音成分による異常
音が全く発生しないことになる。
（Ｄエミッタ電位がトランジスタＱ２のエミッタ電位よ
り若干遅れて立上ることになり、ＰＬＬ回路１６はチュ
ーナ回路２が動作領域に入る以前にアンロック領域より
ロック領域に入ることになる。したがって、アンロック
領域よりロック領域に入る際に雑音成分が発生したとし
てもチューブ−回路１５がこの状態では充分な動作領域
にないためスピーカ８からは」二記雑音成分による異常
音が全く発生しないことになる。
次に電源スィッチ１２をオフした場合について説明する
。この場合にはトランジスタ（ｈ 、 （ｂ ′〜の電
源ｆＪＩ−給が直ちに解除されるため、先ず１・′２／
ンＺりＱ＋、（ｈがオフになる。しかし、１−″ｙノシ
スタＱ２のエミッタ側にはダイオードＤ５が接４．“１
゛され、その出力側にコンデンサＣ５が接ｈ″１されて
いルタめ、クイオードＤ５、コンテノーリ゛Ｃ３の働き
によってＰＬＬ回路１５−＼の電源供給が化１１−冒で
れて遮断されることになる。したがって、トランジスタ
Ｑ１のエミッタ電圧およびＰＬＬ回路１５の電源電圧は
それぞれ第３１ンｌｂ 、ｃに示すように臥化する。こ
の場ｒＹはチューす回路２がオフにな一〕た１本でＰＬ
Ｌ回路１５がｌコック領域からアンロック領域に入るこ
とになりスピーカ８からは雑音による異常音が発生しな
いことになる。
。この場合にはトランジスタ（ｈ 、 （ｂ ′〜の電
源ｆＪＩ−給が直ちに解除されるため、先ず１・′２／
ンＺりＱ＋、（ｈがオフになる。しかし、１−″ｙノシ
スタＱ２のエミッタ側にはダイオードＤ５が接４．“１
゛され、その出力側にコンデンサＣ５が接ｈ″１されて
いルタめ、クイオードＤ５、コンテノーリ゛Ｃ３の働き
によってＰＬＬ回路１５−＼の電源供給が化１１−冒で
れて遮断されることになる。したがって、トランジスタ
Ｑ１のエミッタ電圧およびＰＬＬ回路１５の電源電圧は
それぞれ第３１ンｌｂ 、ｃに示すように臥化する。こ
の場ｒＹはチューす回路２がオフにな一〕た１本でＰＬ
Ｌ回路１５がｌコック領域からアンロック領域に入るこ
とになりスピーカ８からは雑音による異常音が発生しな
いことになる。
１、ソ十、実施例より明らかなように本発明のラシＡ・
受信機によれば、電源］り人時はチューナ回路が動作状
態になる前にＰＬＬ回路がアンロック領域からロック領
域に入り、また電源遮断時にはチューす回路が非常状態
になった後でＰＬＬ回路がロック領域からアンロック領
域に入るため、いずれの場合もスピーカより異常音が発
生せず実用十きわめて有利である。
受信機によれば、電源］り人時はチューナ回路が動作状
態になる前にＰＬＬ回路がアンロック領域からロック領
域に入り、また電源遮断時にはチューす回路が非常状態
になった後でＰＬＬ回路がロック領域からアンロック領
域に入るため、いずれの場合もスピーカより異常音が発
生せず実用十きわめて有利である。
第１図は本発明のラジオ受信機におけるー・実施例のブ
ロックダイヤグラム、第２図は同実施例の９部における
１１体的な電気的結線図、第３図は同実施例の動作説明
図である。 １・・・・・・アンテナ、２・・・・・・チューす部、
１１・・・・・電源端子、１２・・・−・・電源スィッ
チ、１３．１４・・・・・・定電圧回路、１６・・・・
・ＰＬＬ回路。 代即人の氏名 弁理士 中 尾 敏 男 ほか１６第１
図 第２図 ／、？ 第３図
ロックダイヤグラム、第２図は同実施例の９部における
１１体的な電気的結線図、第３図は同実施例の動作説明
図である。 １・・・・・・アンテナ、２・・・・・・チューす部、
１１・・・・・電源端子、１２・・・−・・電源スィッ
チ、１３．１４・・・・・・定電圧回路、１６・・・・
・ＰＬＬ回路。 代即人の氏名 弁理士 中 尾 敏 男 ほか１６第１
図 第２図 ／、？ 第３図
Claims (1)
- ＰＬＬ回路用の定電圧回路と、ＰＬＬ回路を除くチュー
す回路用の定電圧回路とをそれぞれ別々に設け、電源投
入時にはＰＬＬ回路に１ｅ−＜所定の型窩（電圧が印加
され、電源遮断時にはチューナ回路への電源電圧が早く
立下るように（１４成したことを特徴とするラジオ受信
機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122415A JPS6016735A (ja) | 1984-06-14 | 1984-06-14 | ラジオ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122415A JPS6016735A (ja) | 1984-06-14 | 1984-06-14 | ラジオ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6016735A true JPS6016735A (ja) | 1985-01-28 |
Family
ID=14835251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59122415A Pending JPS6016735A (ja) | 1984-06-14 | 1984-06-14 | ラジオ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6016735A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422333U (ja) * | 1977-07-16 | 1979-02-14 |
-
1984
- 1984-06-14 JP JP59122415A patent/JPS6016735A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5422333U (ja) * | 1977-07-16 | 1979-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0576770B1 (en) | Audio Amplifier turn-off control circuit | |
| JP2000196376A (ja) | デュアルモ―ドｄ級増幅器 | |
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| US4506232A (en) | Third order PLL with increased high frequency gain | |
| KR890004160B1 (ko) | 자동 튜닝 위상동기루우프 fm검파 시스템 | |
| US6590459B2 (en) | Phase lock circuit | |
| JP3461905B2 (ja) | デジタル伝送信号受信回路 | |
| US7221726B2 (en) | Arrangement for generating a decoder clock signal | |
| US4945415A (en) | Slew enhancement circuit for an automatic frequency control system | |
| JP3223003B2 (ja) | マルチプレクス回路 | |
| JPS6054523A (ja) | フエ−ズロツクル−プ回路 | |
| JP2760925B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JPS6345081Y2 (ja) | ||
| JPS627729B2 (ja) | ||
| JP3187204B2 (ja) | Ｆｍモジュレータ | |
| JP3012741B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JPH09266424A (ja) | 電子機器 | |
| JPH0215414Y2 (ja) | ||
| JPS62278820A (ja) | Ｐｌｌシンセサイザ | |
| JPH07131344A (ja) | Ｐｌｌ回路 | |
| JPH026692Y2 (ja) | ||
| JPH09266426A (ja) | 電力増幅器 | |
| JPH0392825U (ja) | ||
| JPH0611671Y2 (ja) | ミユ−テイング回路 |