JPS60169961A - バス拡張アダプタ制御方式 - Google Patents
バス拡張アダプタ制御方式Info
- Publication number
- JPS60169961A JPS60169961A JP2559984A JP2559984A JPS60169961A JP S60169961 A JPS60169961 A JP S60169961A JP 2559984 A JP2559984 A JP 2559984A JP 2559984 A JP2559984 A JP 2559984A JP S60169961 A JPS60169961 A JP S60169961A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data bus
- data
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はデータ処理装置（ＯＰＵ）で制御され、所定数
の入出力装置（Ｉｌｏ）を接続しうるスロット数を有す
るデータバスに該スロット数を超える■１０を接続する
だめのバス拡張アダプタ制御方式％式％ （２）従来技術と問題点 従来、ＯＰＵのＩ１０バスには所定数のＩｌｏ 出入口
が決っておシこれをスロット数という。このスロット数
の制限はデータ転送用ドライバ（トランシーバ）の容量
と入出力端部の構造に依存する。
の入出力装置（Ｉｌｏ）を接続しうるスロット数を有す
るデータバスに該スロット数を超える■１０を接続する
だめのバス拡張アダプタ制御方式％式％ （２）従来技術と問題点 従来、ＯＰＵのＩ１０バスには所定数のＩｌｏ 出入口
が決っておシこれをスロット数という。このスロット数
の制限はデータ転送用ドライバ（トランシーバ）の容量
と入出力端部の構造に依存する。
従って、Ｉ１０スロット数を拡張したい場合、ドライバ
能力の増加は価格的に、も容積的にも国難であ？シ、又
、入出力端部の増設は物理的な制約にょシ簡単には実現
できない。
能力の増加は価格的に、も容積的にも国難であ？シ、又
、入出力端部の増設は物理的な制約にょシ簡単には実現
できない。
（３）発明の目的
本発明の目的は所定のスロット数を有するＯＰＵのデー
タバスに対して追加スロットを接続するためのバス拡張
アダプタ制御方式を提供することである。
タバスに対して追加スロットを接続するためのバス拡張
アダプタ制御方式を提供することである。
（４）発明の構成
前記目的を達成するため、本発明のバス拡張アダプタ制
御方式はデータ処理装置と複数の入出力装置とがバスを
介して接続されるとともに、該バスに拡張アダプタを介
して単一または複数の入出力装置が接続されるデータ飽
理システムであって、該拡張アダプタを介してパスに接
続される入出力装置へのアクセスを検出する検出部を設
け、該検出部の検出信号によシ前記拡張アダプタを接断
しデータ処理装置に対するデータの入出力を制御するよ
うにしたことを特徴とするものである。
御方式はデータ処理装置と複数の入出力装置とがバスを
介して接続されるとともに、該バスに拡張アダプタを介
して単一または複数の入出力装置が接続されるデータ飽
理システムであって、該拡張アダプタを介してパスに接
続される入出力装置へのアクセスを検出する検出部を設
け、該検出部の検出信号によシ前記拡張アダプタを接断
しデータ処理装置に対するデータの入出力を制御するよ
うにしたことを特徴とするものである。
（５）発明の実施例
第１図は本発明の実施例の概略説明図である。
同図において、０ＰＵＩによシ制御されたデータバス４
にメモリ２が接続されて命令、データの格納。
にメモリ２が接続されて命令、データの格納。
転送が行なわれ、データバス４から分岐したデータバス
５に対しＩｌｏ ５１−５２等がいもづる式に接続され
る。このＩ１０スロット数は前述のとおシ一定数に制限
されているから、ＡＡ’よシ右側に対し拡張するため、
データバス５の端部に駆動アダプタ１１を設け、データ
バス６を介して追加のｌ１０１２を接続する。ここで駆
動アダプタ１１は追加Ｉ／。
５に対しＩｌｏ ５１−５２等がいもづる式に接続され
る。このＩ１０スロット数は前述のとおシ一定数に制限
されているから、ＡＡ’よシ右側に対し拡張するため、
データバス５の端部に駆動アダプタ１１を設け、データ
バス６を介して追加のｌ１０１２を接続する。ここで駆
動アダプタ１１は追加Ｉ／。
１２に対する入出力データを双方向に切換え転送駆動す
る機能を有する。
る機能を有する。
第２図は第１図の要部の詳細説明図である。
同図において、複数ＶＯＳ１＊ ３２等に対し入出力す
るデータはＯＰＵ １に含まれるドライバによシ、デー
タバス５１を介しデータを、アドレスバス５２を介しア
ドレスを転送する。この場合、たとえばアドレスバス５
２を介しＩｌｏ ５１がアクセスされ、データバス５１
を介しデータをｏｐｔｙｉに送るが、この場合他のＩｌ
ｏ ３ｇの入出力はオフ（ハイインピーダンス）に制御
される。このように、ドライバ容量によシ制限されるス
ロット数のｉｌｏのうち、アクセスｉ１０のみがオン（
ローインピーダンス）となシ、他のＩｌｏはオフ（ハイ
インピーダンス）に制御される。しかし、前述のように
、制限されたスロット数を超えたス胃ットに対しては、
ドライバの容量が不足する。そこで既存のｉｌｏには影
響を与えることなく、所要のｉｌｏを追加するため、本
発明ではデータバス５１の端部に駆動アダプタ１１を設
け、データバス６１を介してこれに追加ｌ１０１２を接
続する。駆動アダプタ１１はパスの接断可能で双方向の
方向制御ができるドライバ、すなわちトランクーパであ
る。このパスの接断と方向制御はＣＰＵ １では制御さ
れないから、追加されたＩ／１２にアクセスされるアド
レスをアドレスデコード回路１３に入れパス制御信号を
作シ、該信号を駆動アダプタ１１のイネーブル端子（Ｂ
Ｎ）に入れ、常時断のデータバスの入力端を接とする。
るデータはＯＰＵ １に含まれるドライバによシ、デー
タバス５１を介しデータを、アドレスバス５２を介しア
ドレスを転送する。この場合、たとえばアドレスバス５
２を介しＩｌｏ ５１がアクセスされ、データバス５１
を介しデータをｏｐｔｙｉに送るが、この場合他のＩｌ
ｏ ３ｇの入出力はオフ（ハイインピーダンス）に制御
される。このように、ドライバ容量によシ制限されるス
ロット数のｉｌｏのうち、アクセスｉ１０のみがオン（
ローインピーダンス）となシ、他のＩｌｏはオフ（ハイ
インピーダンス）に制御される。しかし、前述のように
、制限されたスロット数を超えたス胃ットに対しては、
ドライバの容量が不足する。そこで既存のｉｌｏには影
響を与えることなく、所要のｉｌｏを追加するため、本
発明ではデータバス５１の端部に駆動アダプタ１１を設
け、データバス６１を介してこれに追加ｌ１０１２を接
続する。駆動アダプタ１１はパスの接断可能で双方向の
方向制御ができるドライバ、すなわちトランクーパであ
る。このパスの接断と方向制御はＣＰＵ １では制御さ
れないから、追加されたＩ／１２にアクセスされるアド
レスをアドレスデコード回路１３に入れパス制御信号を
作シ、該信号を駆動アダプタ１１のイネーブル端子（Ｂ
Ｎ）に入れ、常時断のデータバスの入力端を接とする。
一方、０ＰＵ１ではハードウェアに追加的を組入れるだ
けでよい。従ってＯＰＵ １から追加ｌ１０１２をアク
セスすると、他のｉｌｏは自動的にオフ（ハイインピー
ダンス）とされ、このアドレスがアドレスデコード回路
１５で解読されてバス制御信号が駆動アダプタ１１に送
られ、データバスを接としデータはＯＰＵ １とｌ１０
１２間で転送される。このように制御はｌ１０１２側か
らの制御信号のみによシ行なわれる。
けでよい。従ってＯＰＵ １から追加ｌ１０１２をアク
セスすると、他のｉｌｏは自動的にオフ（ハイインピー
ダンス）とされ、このアドレスがアドレスデコード回路
１５で解読されてバス制御信号が駆動アダプタ１１に送
られ、データバスを接としデータはＯＰＵ １とｌ１０
１２間で転送される。このように制御はｌ１０１２側か
らの制御信号のみによシ行なわれる。
（６）発明の詳細
な説明したように、本発明によれば、ス筒ット数の限定
されたデータバスにＩｌｏを追加するには、データバス
の端部に駆動アダプタを設けて行ない、追加Ｉ１０側か
らのバス制御信号のみによシデータバスの接断を制御す
るものである。これによシ、既存のＣＰＵの工んおよび
Ｉんドライバ等に何ら影響を与えることなく、所要のＩ
ｌｏを簡単に追加することが可能となる。
されたデータバスにＩｌｏを追加するには、データバス
の端部に駆動アダプタを設けて行ない、追加Ｉ１０側か
らのバス制御信号のみによシデータバスの接断を制御す
るものである。これによシ、既存のＣＰＵの工んおよび
Ｉんドライバ等に何ら影響を与えることなく、所要のＩ
ｌｏを簡単に追加することが可能となる。
８１図は本発明の概略説明図、第２図は第１図の詳細説
明図であシ、図中、１はＣＰＵ、 ２はメモリ、３ｉｖ
５２ｉ２はＩｌｏ ｓ ４１５．５ｔ ｅ ６ｅ ６１
ｅはデータバス、５２＊６２はアドレスバス、１１は駆
動アダプタ、１３はアドレスデコード回路を示す。 特許出願人富士通株式会社 復代理人弁理士 １）坂 善 重
明図であシ、図中、１はＣＰＵ、 ２はメモリ、３ｉｖ
５２ｉ２はＩｌｏ ｓ ４１５．５ｔ ｅ ６ｅ ６１
ｅはデータバス、５２＊６２はアドレスバス、１１は駆
動アダプタ、１３はアドレスデコード回路を示す。 特許出願人富士通株式会社 復代理人弁理士 １）坂 善 重
Claims (1)
- データ処理装置と複数の入出力装置とがバスを介して接
続されるとともに、該バスに拡張アダプタを介して単一
または複数の入出力装置が接続されるデータ処理システ
ムであって、該拡張アダプタを介してバスに接続される
入出力装置へのアクセスを検出する検出部を設け、該検
出部の検出信号によシ前記拡張アダプタを接断しデータ
処理装置に対するデータの入出力を制御するようにした
ことを特徴とするバス拡張アダプタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2559984A JPS60169961A (ja) | 1984-02-14 | 1984-02-14 | バス拡張アダプタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2559984A JPS60169961A (ja) | 1984-02-14 | 1984-02-14 | バス拡張アダプタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60169961A true JPS60169961A (ja) | 1985-09-03 |
Family
ID=12170367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2559984A Pending JPS60169961A (ja) | 1984-02-14 | 1984-02-14 | バス拡張アダプタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60169961A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284845U (ja) * | 1985-11-13 | 1987-05-30 | ||
| JPS63220385A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | カ−ド用端末装置 |
| JPS6478350A (en) * | 1987-09-19 | 1989-03-23 | Pfu Ltd | Access control system |
| JPH0325949U (ja) * | 1989-07-25 | 1991-03-18 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58203537A (ja) * | 1982-05-22 | 1983-11-28 | Nissin Electric Co Ltd | バス制御方式 |
-
1984
- 1984-02-14 JP JP2559984A patent/JPS60169961A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58203537A (ja) * | 1982-05-22 | 1983-11-28 | Nissin Electric Co Ltd | バス制御方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6284845U (ja) * | 1985-11-13 | 1987-05-30 | ||
| JPS63220385A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | カ−ド用端末装置 |
| JPS6478350A (en) * | 1987-09-19 | 1989-03-23 | Pfu Ltd | Access control system |
| JPH0325949U (ja) * | 1989-07-25 | 1991-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434980A (en) | Apparatus for communication between a device control unit having a parallel bus and a serial channel having a serial link | |
| WO1998015896A1 (en) | High speed heterogeneous coupling of computer systems using channel-to-channel protocol | |
| KR950010529B1 (ko) | 프로세서간 통신을 위한 메모리 공유 장치 | |
| JPS60169961A (ja) | バス拡張アダプタ制御方式 | |
| KR940001560B1 (ko) | 콤퓨터 시스템 | |
| US5848252A (en) | Peripheral component interconnect gateway controller | |
| JPH11175208A (ja) | 装置をより高電圧の装置から電気的に分離するシステム及び方法 | |
| JP3574061B2 (ja) | プロセッサ・バス構造 | |
| JP2993337B2 (ja) | ２重系のバスコントロ−ル方法 | |
| US6311247B1 (en) | System for bridging a system bus with multiple PCI buses | |
| JPH0452982B2 (ja) | ||
| KR100318849B1 (ko) | Ｃｄｍａ 이동통신 시스템에서의 ｃｐｕ 및 ｄｓｐ간인터페이스 장치 | |
| US20060041703A1 (en) | Computer systems with multiple system configurations | |
| EP1415234B1 (en) | High density severlets utilizing high speed data bus | |
| CN223891006U (zh) | 一种用于避免列车行车数据共享存储双联的电路 | |
| KR100356514B1 (ko) | 베이스보드 회로 | |
| US20060041707A1 (en) | Computer systems with multiple CPU configuration | |
| EP0976055B1 (en) | Data-path architecture for speed | |
| JPH01134654A (ja) | 情報転送方式 | |
| JP2553524B2 (ja) | 分散制御型電子交換機の冗長構成プロセッサのバス結合構造 | |
| WO2024135865A1 (ko) | 상용 메모리의 데이터 버퍼에 구현된 딥러닝 연산 가속 장치 | |
| JPS638960A (ja) | 情報処理装置 | |
| KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
| KR0137544B1 (ko) | 전전자 교환기 주 프로세서 시스템 접속장치 | |
| JPS6136861A (ja) | 記憶装置 |