JPS60170246A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS60170246A JPS60170246A JP59025107A JP2510784A JPS60170246A JP S60170246 A JPS60170246 A JP S60170246A JP 59025107 A JP59025107 A JP 59025107A JP 2510784 A JP2510784 A JP 2510784A JP S60170246 A JPS60170246 A JP S60170246A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating layer
- hole
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、特にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ）法やフリップチップ方式に用いられ
るチップの電極構造を改良した半導体装置及びその製造
方法に関する。
Ｂｏｎｄｉｎｇ）法やフリップチップ方式に用いられ
るチップの電極構造を改良した半導体装置及びその製造
方法に関する。
周知の如く、半導体素子を・ぞ、ケージに実装するＶＣ
はチップの電極部から外部リード端子への接続が必要で
ある。ところで、かかる接続手段と１〜では、例えばナ
ツプの電極構造が簡単で接続に自由度があることを理由
としてボンディングワイヤ法が用いられている。しかる
に、近年、製品の集積度が向−１−シ、かつ１ナツグ化
の動きに伴い使用ビン数が増加する傾向にあるとともに
、パッケージの薄型化が市場で要求されてさている。こ
の、Ｌ５なことから、最近ＴＡＢ方式やフリツノチップ
方式でＢｕｍｐｉ造の電極を有した半導体装置が知られ
ている。
はチップの電極部から外部リード端子への接続が必要で
ある。ところで、かかる接続手段と１〜では、例えばナ
ツプの電極構造が簡単で接続に自由度があることを理由
としてボンディングワイヤ法が用いられている。しかる
に、近年、製品の集積度が向−１−シ、かつ１ナツグ化
の動きに伴い使用ビン数が増加する傾向にあるとともに
、パッケージの薄型化が市場で要求されてさている。こ
の、Ｌ５なことから、最近ＴＡＢ方式やフリツノチップ
方式でＢｕｍｐｉ造の電極を有した半導体装置が知られ
ている。
従来、かかる半導体装置としては、第１図に示すものが
知られている。図中の１は、半導体基板であり、この基
板１上に例えば金からなるノ臂、ド部２が絶縁膜３を介
して設けられている。
知られている。図中の１は、半導体基板であり、この基
板１上に例えば金からなるノ臂、ド部２が絶縁膜３を介
して設けられている。
前記・４′７ド部２を含む絶縁膜３上には、パッド部２
の一部に対応する部分に開口部４を有した開口部４には
、Ａｔ等からなるパフゾロがＣｒ等の蒸着膜７を介して
設けられている。なお、前記蒸着膜７は、・平ッド部２
中の金とパンｆ６中のＡｔとが互いに侵入するのを阻止
するだめのものでおり、Ｃｒによる蒸着膜の他にＴｉ／
Ｎｌによる蒸着膜が形成される場合がある。
の一部に対応する部分に開口部４を有した開口部４には
、Ａｔ等からなるパフゾロがＣｒ等の蒸着膜７を介して
設けられている。なお、前記蒸着膜７は、・平ッド部２
中の金とパンｆ６中のＡｔとが互いに侵入するのを阻止
するだめのものでおり、Ｃｒによる蒸着膜の他にＴｉ／
Ｎｌによる蒸着膜が形成される場合がある。
しかしながら、従来技術によれば、パップ６を・ンッシ
ベーション膜５の開口部４に形成する前に蒸着膜７を形
成しなければならないため、工程数が多くコスト＾を招
く。
ベーション膜５の開口部４に形成する前に蒸着膜７を形
成しなければならないため、工程数が多くコスト＾を招
く。
−また、パンツ６がノクッシベーション膜５の開口部４
から露出する・ゼット部２のみならず、その周囲のパッ
シベーション膜５にも周設されているため、開口部４付
近の・ぐッンベーション膜５に応力が加わって歪が生じ
る。その結果、この歪に起因してクラックがノｅッシベ
ーンヨン膜５の上端面からノにソド部２の側壁、絶縁膜
３を経て基板１に達するように生じ、基板ノとパンゾロ
間に電性上のリークが生ずるという問題力；あった。
から露出する・ゼット部２のみならず、その周囲のパッ
シベーション膜５にも周設されているため、開口部４付
近の・ぐッンベーション膜５に応力が加わって歪が生じ
る。その結果、この歪に起因してクラックがノｅッシベ
ーンヨン膜５の上端面からノにソド部２の側壁、絶縁膜
３を経て基板１に達するように生じ、基板ノとパンゾロ
間に電性上のリークが生ずるという問題力；あった。
本発明は上記事情に鑑みてなされたもので、工程数を減
少し、てコスト低減を図るとともｆ／Ｃ、パッド部付近
の層間絶縁膜への応力を緩オｌ］ Ｌ −Ｃリーク不良
を回避１−７得る半導体装置及びその製造方法を提供す
ることを目的とするもの−である。
少し、てコスト低減を図るとともｆ／Ｃ、パッド部付近
の層間絶縁膜への応力を緩オｌ］ Ｌ −Ｃリーク不良
を回避１−７得る半導体装置及びその製造方法を提供す
ることを目的とするもの−である。
本願第１の発明は、１ｅ、砂層の第２の開口部〜の径を
、・ｅ、、）ｙ部を註（ｒＰ３縁膜」二に設けらｉｌ、
たノー間絶縁膜の第１の聞（コ部のそれより大きくする
とともに、前記第２の開口部から露出する・ｅラド部上
に絶縁層の厚みより大きい径を有した金属球を設けた構
造とすることを特徴とし、これにより・に７ド部付近の
層間絶縁膜−＼の応力を緩和し、これに起因するリーク
不良を回避しようとするものでおる。
、・ｅ、、）ｙ部を註（ｒＰ３縁膜」二に設けらｉｌ、
たノー間絶縁膜の第１の聞（コ部のそれより大きくする
とともに、前記第２の開口部から露出する・ｅラド部上
に絶縁層の厚みより大きい径を有した金属球を設けた構
造とすることを特徴とし、これにより・に７ド部付近の
層間絶縁膜−＼の応力を緩和し、これに起因するリーク
不良を回避しようとするものでおる。
本願第２の発明り１、従来の如く・平、ト９部と・マン
プ間にＣｒ等の蒸着膜を介在させることなく、絶縁層の
第２の開口部から露出する・ソツド部」−に径が該絶縁
層の厚みより大きい金属球を設けることを特徴とし、も
って従来と比べ蒸着膜を形成する工程を省いて工程数を
減少しコスト低減を図ったものである。
プ間にＣｒ等の蒸着膜を介在させることなく、絶縁層の
第２の開口部から露出する・ソツド部」−に径が該絶縁
層の厚みより大きい金属球を設けることを特徴とし、も
って従来と比べ蒸着膜を形成する工程を省いて工程数を
減少しコスト低減を図ったものである。
以下、本発明の一実施例を第２図（ａ）〜（Ｃ）を参照
して説明する。
して説明する。
まず、半導体基板（ウニ・・）１ノ上に絶縁膜１２を介
して・ゼット部１３を形成した後、全面に層間絶縁膜と
してのＰＳＧ （Ｐｈｏｓｐｈｏ −５ｉｌｉｃａｔａ
Ｇｌａｓｓ ）膜１４を形成した。つづいて、＝ｉｔ
−ｐ［ｙ ” ７ド部１３の・一部に対応するＰＳＧ膜
１４を選択的にエツチング除去し、第１の開口部１５を
開［」した（第２図（ａ）図示）。次いで、全面に岸さ
約５０μｍのポリイミド樹脂からなる絶縁層１６を形成
した後、前記と同様、前記開口部１５と対応する絶縁層
Ｊ６に開口部１５よシ径の小さい）第２の開口部１７を
開口した。この後、キュアを行なっ７′ｃ（第２図（ｂ
）図示）。更に、直径約１００μｍφの例えば金からな
る金属球１８をノクキュームによりビンディングヘッド
に吸着し、かかる金属球１８を約２００℃程度に加熱さ
れた基板ＩＩ上の７（ラド部）３へ超音波等をかけなが
ら圧着した。以下、図示しないが、前記と同様にして他
の所定のべ、）部へ金属球を熱圧着し、グイシング工程
等を経て半導体装置を製造した（第２図（Ｃ）図示）。
して・ゼット部１３を形成した後、全面に層間絶縁膜と
してのＰＳＧ （Ｐｈｏｓｐｈｏ −５ｉｌｉｃａｔａ
Ｇｌａｓｓ ）膜１４を形成した。つづいて、＝ｉｔ
−ｐ［ｙ ” ７ド部１３の・一部に対応するＰＳＧ膜
１４を選択的にエツチング除去し、第１の開口部１５を
開［」した（第２図（ａ）図示）。次いで、全面に岸さ
約５０μｍのポリイミド樹脂からなる絶縁層１６を形成
した後、前記と同様、前記開口部１５と対応する絶縁層
Ｊ６に開口部１５よシ径の小さい）第２の開口部１７を
開口した。この後、キュアを行なっ７′ｃ（第２図（ｂ
）図示）。更に、直径約１００μｍφの例えば金からな
る金属球１８をノクキュームによりビンディングヘッド
に吸着し、かかる金属球１８を約２００℃程度に加熱さ
れた基板ＩＩ上の７（ラド部）３へ超音波等をかけなが
ら圧着した。以下、図示しないが、前記と同様にして他
の所定のべ、）部へ金属球を熱圧着し、グイシング工程
等を経て半導体装置を製造した（第２図（Ｃ）図示）。
本発明に係る半導体装置は、第２図（Ｃ）に示す如く、
半導体基板ＩＩ上に絶縁膜１２ｆ：介して７４′７ド部
１３を設け、このパッド部１３にＰＳＧ膜ノイノ４縁層
１６の夫々の開口部１５．１７を介して金からなる金属
球１８を圧着した構造となっている。
半導体基板ＩＩ上に絶縁膜１２ｆ：介して７４′７ド部
１３を設け、このパッド部１３にＰＳＧ膜ノイノ４縁層
１６の夫々の開口部１５．１７を介して金からなる金属
球１８を圧着した構造となっている。
しかして、本発明によれば、絶縁層１２の第２の開口部
ノアの径がＰＳＧ膜１４の第１の開口部１５より太きく
なっているため、絶縁層１２の第２の開口部１７から露
出するパッド部１３上に形成される金属球１８からの応
力が直接ＰＳＧ膜１４に加わることを抑止でき、もって
ＰＳＧ膜１４ひいては絶縁膜５に及ぶクラ、りの発生を
防ぎ、基板１１と金属球１８間のリークを回避できる。
ノアの径がＰＳＧ膜１４の第１の開口部１５より太きく
なっているため、絶縁層１２の第２の開口部１７から露
出するパッド部１３上に形成される金属球１８からの応
力が直接ＰＳＧ膜１４に加わることを抑止でき、もって
ＰＳＧ膜１４ひいては絶縁膜５に及ぶクラ、りの発生を
防ぎ、基板１１と金属球１８間のリークを回避できる。
また、本発明方法によれば、従来の如く・ぐラド部とバ
ンプ間にＣｒ等の蒸着膜を介在させることなく、ＰＳＧ
膜１４を形成後、絶縁層Ｉ６から露出するパッド部１３
に直接径（約１００μｍφ）が該絶縁層１６の厚み（約
５０μｍ）より大きい金属球１８を圧着するため、従来
と工程敷金減少し、コストを低減できる。
ンプ間にＣｒ等の蒸着膜を介在させることなく、ＰＳＧ
膜１４を形成後、絶縁層Ｉ６から露出するパッド部１３
に直接径（約１００μｍφ）が該絶縁層１６の厚み（約
５０μｍ）より大きい金属球１８を圧着するため、従来
と工程敷金減少し、コストを低減できる。
なお、上記実施例では金属球の材料として金（Ａｕ）を
用いたが、これに限らず、Ａｕ合金、半田、半田合金等
のいずれか一つあるいはこれらを組み合わせて用いても
よい。ただし、ノ４ッド部上に半田、半田合金からなる
金属球を形成する際はＨ２等の環元性雰囲気でアニール
を行なう。
用いたが、これに限らず、Ａｕ合金、半田、半田合金等
のいずれか一つあるいはこれらを組み合わせて用いても
よい。ただし、ノ４ッド部上に半田、半田合金からなる
金属球を形成する際はＨ２等の環元性雰囲気でアニール
を行なう。
また、上記実施例では絶縁層の材料としてポリイミド樹
脂を用いたが、これに限らず、アニール時に耐熱性があ
りかつ金属球と合金を形成しない材料であれば全てもよ
い。
脂を用いたが、これに限らず、アニール時に耐熱性があ
りかつ金属球と合金を形成しない材料であれば全てもよ
い。
以上詳述した如く本発明によれば、工程数を減少してコ
スト低減を図ることができるとともに、・母ッド部付近
の層間絶縁膜への応力を緩和してリーク不良を回避し得
る信頼性の高い半導体装置及びその製造方法を提供でき
るものである。
スト低減を図ることができるとともに、・母ッド部付近
の層間絶縁膜への応力を緩和してリーク不良を回避し得
る信頼性の高い半導体装置及びその製造方法を提供でき
るものである。
第１図は従来の半導体装置の断面図、第２図（ａ）〜（
ｃ）は本発明の一実施例ＶＣ係る半導体装置の製造方法
を工程順に示す断面図でおる。 １ノ・・・半導体基板（ウェハ）、１２・・・絶縁膜、
１３・・・ノ！ッ ド部、 １４・・・ＰＳＧ膜、 １
５．．１７・・・開口部、１６・・・絶縁ノー、１８・
・・金属球。 出願人代理人 弁理士 鈴 江 武 彦第１ 図
ｃ）は本発明の一実施例ＶＣ係る半導体装置の製造方法
を工程順に示す断面図でおる。 １ノ・・・半導体基板（ウェハ）、１２・・・絶縁膜、
１３・・・ノ！ッ ド部、 １４・・・ＰＳＧ膜、 １
５．．１７・・・開口部、１６・・・絶縁ノー、１８・
・・金属球。 出願人代理人 弁理士 鈴 江 武 彦第１ 図
Claims (5)
- （１）半導体基板と、この基板上に絶縁膜を介して設け
られた２４′７ド部と、このパッド部を含む絶縁膜上に
設けられ該・ぞラド部の一部に対応する部分に第】の開
口部を有する層１１Ｊ１絶縁展と、この層間絶縁膜上に
設けられ前記第１の開口部に対応する部分に該開口部よ
シ小さい径の第２の開口部を有する絶縁層と、この第２
の開口部から露出する・セット部上に設けられ径が前記
絶縁層の厚みより大きい金属球とを具備することを特徴
とする半導体装置。 - （２）金属球の材料として金、金合金、半田もしくは半
田合金のいずれか一つを用いることを特徴とする特許請
求の範囲第１項記載の半導体装置′。 - （３） 半導体基板上に絶縁膜を介してパッド部を形成
する工程と、このパッド部を含む基板上に該・平ッド部
の一部に対応する部分に第１の開口部を有する層間絶縁
膜を形成する工程と、この層間絶縁膜上に前記開口部に
対応する部分に該開口部より小さい径の第２の開口部を
有する厚い絶縁層を形成する工程と、この第２の開口部
から露出するパッド部に径が前記絶縁層の厚みより大き
い金織球を設ける工程とを具備することを特徴とする半
導体装置の製造方法。 - （４） 絶縁層の材料としてポリイミド樹脂を用いるこ
とを特徴とする特許請求の範囲第３項記載の半導体装置
の製造方法。 - （５）金属球の材料として金、金合金、半田もしくは半
田合金のいずれか一つを用いることを特徴とする特許請
求の範囲第３項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025107A JPS60170246A (ja) | 1984-02-15 | 1984-02-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59025107A JPS60170246A (ja) | 1984-02-15 | 1984-02-15 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60170246A true JPS60170246A (ja) | 1985-09-03 |
Family
ID=12156698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59025107A Pending JPS60170246A (ja) | 1984-02-15 | 1984-02-15 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170246A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02312240A (ja) * | 1989-05-26 | 1990-12-27 | Ricoh Co Ltd | バンプ形成方法およびバンプ形成装置およびバンプ |
| JPH0851115A (ja) * | 1995-08-28 | 1996-02-20 | Toshiba Corp | 半導体装置の製造方法 |
| KR100649319B1 (ko) | 2005-10-28 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120568A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS53116072A (en) * | 1977-03-18 | 1978-10-11 | Mitsubishi Electric Corp | Electrode forming method for semiconductor device |
| JPS5529181A (en) * | 1978-08-24 | 1980-03-01 | Toshiba Corp | Production of semiconductor device |
-
1984
- 1984-02-15 JP JP59025107A patent/JPS60170246A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50120568A (ja) * | 1974-03-06 | 1975-09-20 | ||
| JPS53116072A (en) * | 1977-03-18 | 1978-10-11 | Mitsubishi Electric Corp | Electrode forming method for semiconductor device |
| JPS5529181A (en) * | 1978-08-24 | 1980-03-01 | Toshiba Corp | Production of semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02312240A (ja) * | 1989-05-26 | 1990-12-27 | Ricoh Co Ltd | バンプ形成方法およびバンプ形成装置およびバンプ |
| JPH0851115A (ja) * | 1995-08-28 | 1996-02-20 | Toshiba Corp | 半導体装置の製造方法 |
| KR100649319B1 (ko) | 2005-10-28 | 2006-11-24 | 동부일렉트로닉스 주식회사 | 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0897217A (ja) | 半導体装置及びその製造方法 | |
| JP2781560B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP3261912B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
| JPS59229850A (ja) | 半導体装置 | |
| JPS62266842A (ja) | 半導体装置及びその製造方法 | |
| US4609936A (en) | Semiconductor chip with direct-bonded external leadframe | |
| JPS63262867A (ja) | 半導体記憶装置 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2892087B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS615561A (ja) | 半導体装置 | |
| JPS6118157A (ja) | 半導体装置 | |
| JP2789467B2 (ja) | 半導体装置 | |
| TW200305266A (en) | Semiconductor device and a method of manufacturing the same | |
| JPS5928049B2 (ja) | 半導体装置のリ−ド接続方法 | |
| JPH03208355A (ja) | 半導体装置及びその製造方法 | |
| JPS63114241A (ja) | 半導体装置 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| JP3675374B2 (ja) | 半導体装置 | |
| JPS58207685A (ja) | 超伝導接続はんだバンプ及びその製造方法 | |
| JPS58219741A (ja) | 半導体装置 | |
| JPH0685114A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2000357702A (ja) | 半導体装置及びその製造方法 | |
| JPH11340267A (ja) | 半導体チップとその製造方法および半導体装置 |