JPS58219741A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58219741A
JPS58219741A JP57102573A JP10257382A JPS58219741A JP S58219741 A JPS58219741 A JP S58219741A JP 57102573 A JP57102573 A JP 57102573A JP 10257382 A JP10257382 A JP 10257382A JP S58219741 A JPS58219741 A JP S58219741A
Authority
JP
Japan
Prior art keywords
layer
poly
bonding pad
bonding
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57102573A
Other languages
English (en)
Inventor
Shigeru Suga
茂 菅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP57102573A priority Critical patent/JPS58219741A/ja
Publication of JPS58219741A publication Critical patent/JPS58219741A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体装置に関し、フィールドオキサイド
膜上にポリシリコン層を介してポンディングパッドを設
けたことにより信頼性を向上させたものである。
従来、ＭＯＢ型集積回路装置等の半導体装置においては
、リンシリケートガラス（ＰＳＧ　）の持つ層間絶縁膜
としての高信頼性や、高温での軟化を利用した素子表面
の平坦化技術とあいまって、ＰＳＧの利用が広く行なわ
れている。その場合、フィールドオキサイド膜上に２８
０層を介してポンディングパッドを設け、このポンディ
ングパッドにＡｕワイヤをボンディングすることが知ら
れている。そして、このワイヤボンディングにあたって
は、Ａｕワイヤとポンディングパッドとの接着を良くす
るために、ワイヤ先端のボンド部に超音波振動等の機械
的振動を加えることも知られている。
ところが、このような従来技術によると、ワイヤボンデ
ィングの際に、垂直方向の加重と横方向への振動のため
に、ポンディングパッドの下の２８０層にクラックが入
り、ひどい場合にはＰＳＧ層（時にはフィールドオキサ
イド膜も）と共にＡｕワイヤが半導体チップからはがれ
、この結果として装置の信頼性が低下するという問題が
あった。
この発明の目的は、ボンディングワイヤと半導体チップ
との接着性を改善した信頼性の高い半導体装置を提供す
ることにある。
この発明による半導体装置は、フィールドオキサイド膜
上にポリシリコン層を介してポンディングパッドを設け
、ポンディングパッド下にＰＳＧ等のシリケートガラス
層が介在しないようにしたことを特徴とするので、以下
、添付図面に示す実施例について詳述する。
図は、この発明の一実施例によるＭＯＢ型集型側積回路
装置すもので、この装置はシリコンゲートを有するＭＯ
８型電界効果トランジスタと、改良されたポンディング
パッド部とを含んでいる。
シリコンからなるＰ型半導体基板１００表面には、フィ
ールドオキサイド（Ｓｉｎ２）膜臆が選択的に形成され
、このオキサイド膜１２のアクティブ領域配置孔内には
Ｓ１０：からなる薄いゲート絶縁膜１４が形成される。
フィールドオキサイド膜１２及びゲート絶縁膜１４の上
にポリシリコンを堆積形成し、適宜パターニングするこ
、とによシ、ゲート電極としてのポリシリコン層１６と
、ボンディング下敷きとしてのポリシリコン層１８と、
配線層としてのポリシリコン層Ｉとが形成される。
この後、ポリシリ占ン層１６及びゲート絶縁膜１４をマ
スクとする選択拡散法又は選択的イオン注入＋ 法によりＮ　型ソース領域ρ及びＮ　型トレイン領域別
が形成される。
次に、基板上面にはＰＥＧからなるシリケートガラス層
がが被着される。続いてＰＳＧの緻密化あるいは表面の
平坦化のために、９００℃〜１１００℃の温度の酸化性
あるいは不活性雰囲気中で熱処理を行なう。そして、シ
リケートガラス層２６には、ソース領域ｎ１　ドレイン
領域別及びポリシリコン層１８をそれぞれ露呈させるた
めのコンタクト孔が形成される。なお、ポリシリコン層
１８ヲ露呈させるためのコンタクト孔の大きさは、ポリ
シリコン層１８の大きさよシ大きくてもよい。
次に、基板上面にＭ又はＭ合金を被着して適宜パターニ
ングすることによってソース電極層Ｚ１ドレイン電極層
加及びポンディングパッド諺が形成される。
この後は、必要に応じて、Ｓｉｎ、を堆積形成するなど
してパッシベーション［３４が形成される。
そして、このパッシベーション膜あには、ポンディング
パッド３２を無呈させるための孔が設けられ、これによ
ってＡｕ等からなるボンデインクワイヤ謁のボンディン
グが可能になる。
上記構成の半導体装置によれは、ボンディングワイヤ３
６をポンディングパッド３２にボンドする際にボンド部
体がりの直下にシリケートガラス層％が存在しないので
シリケートガラス層九にクラックが入るのを効果的に防
止できる。また、ポンディングパッド３２とフィールド
オキサイド膜１２との間にはボンド部体がルよシ広くポ
リシリコン層１８が形成されているので、ボンディング
のｔｒ撃に対する強度が補強され、良好な接着性が得ら
れる。
すなわち、ＰＳＧｉエツチングする時に、ポリシリコン
がないとフィールドオキサイドもエツチングされ、フィ
ールドオキサイドが薄い場合にはボンディングの衝撃に
対して物くなる。ポリシリコンを形成することによって
、エツチングに対するストッパとなり、フィールドオキ
サイドも博くならな諭し、ポリシリコンが補強材にもな
る。
なお、上記実施例ニおいて、フィールドオキサイド膜１
２は基板ｌＯヲ熱酸化して得られたものに限らず、Ｃｖ
Ｄ（ケミカル・ペーパー・デポジション）法等により堆
積形成したもの、あるいは熱酸化によるものと堆積形成
したものとを組合わせたもの等であってもよい。また、
この発明は、上記したＭＯ８型集積回路装置に限らず、
フィールド領域にシリケートガラス及びポンディングパ
ッドを配置するものであれば、他の半導体装置にも適用
可能である。
【図面の簡単な説明】
図は、この発明の一実施例によるＭＯＢ型集型側積回路
装置す基板断面図である。 ｌＯ・・・半導体基板、１２・・・フィールドオキサイ
ド膜、１８・・・ポリシリコン層、局・・・シリケート
ガラス層、３２・・・ボンディング、パッド、３６・・
・ボンデイングワイヤ。 出願人　　日本系器製造株式会社 代理人　弁理士　　伊　沢　敏　昭

Claims (1)

    【特許請求の範囲】
  1. １、半導体基板の表面に形成されたフィールドオキサイ
    ド膜上にポリシリコン層及びシリケートガラス層を順次
    に配置し、前記シリケートガラス層には前記ポリシリコ
    ン層を露呈させる孔を設け、この孔内に露呈されたポリ
    シリコン層上にポンディングパッドを形成したことを特
    徴とする半導体装置。
JP57102573A 1982-06-15 1982-06-15 半導体装置 Pending JPS58219741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57102573A JPS58219741A (ja) 1982-06-15 1982-06-15 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57102573A JPS58219741A (ja) 1982-06-15 1982-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JPS58219741A true JPS58219741A (ja) 1983-12-21

Family

ID=14330964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57102573A Pending JPS58219741A (ja) 1982-06-15 1982-06-15 半導体装置

Country Status (1)

Country Link
JP (1) JPS58219741A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100559A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置
JPS60112688A (ja) * 1983-11-21 1985-06-19 Nichiden Mach Ltd 赤外線加熱単結晶製造装置の溶融帯部の溶融状況制御方法
JPS6334939A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100559A (ja) * 1982-11-30 1984-06-09 Mitsubishi Electric Corp 半導体装置
JPS60112688A (ja) * 1983-11-21 1985-06-19 Nichiden Mach Ltd 赤外線加熱単結晶製造装置の溶融帯部の溶融状況制御方法
JPS6334939A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2000188357A (ja) 半導体装置およびその製造方法
EP0122631B1 (en) Electronic device having a multi-layer wiring structure
JPH07114214B2 (ja) 半導体装置
JP2000195862A (ja) 半導体装置およびその製造方法
EP0019883A2 (en) Semiconductor device comprising a bonding pad
JPH01283839A (ja) 半導体装置
JPS58219742A (ja) 半導体装置
JPS5950104B2 (ja) ハンドウタイソウチ
JPH0316145A (ja) 半導体装置の製造方法
JPH0529376A (ja) 半導体装置のボンデイングパツド
JPS63166273A (ja) 縦形半導体装置
JPH01318236A (ja) 半導体装置
JPS63205930A (ja) 半導体集積回路装置の製造方法
JPS615561A (ja) 半導体装置
JP2789467B2 (ja) 半導体装置
JPS6091660A (ja) 半導体装置の製造方法
JPS5974651A (ja) 半導体装置
JPH0555455A (ja) 半導体装置の製造方法
JPS6151863A (ja) 半導体装置
JP2000232100A (ja) 半導体装置とその製法
JPS5882534A (ja) 半導体装置
JP2987905B2 (ja) 半導体装置
JPS639662B2 (ja)
JP2001110812A (ja) 半導体装置の製造方法
JPS6367751A (ja) 半導体装置