JPS60176248A - プロ−ブカ−ド - Google Patents

プロ−ブカ−ド

Info

Publication number
JPS60176248A
JPS60176248A JP3170984A JP3170984A JPS60176248A JP S60176248 A JPS60176248 A JP S60176248A JP 3170984 A JP3170984 A JP 3170984A JP 3170984 A JP3170984 A JP 3170984A JP S60176248 A JPS60176248 A JP S60176248A
Authority
JP
Japan
Prior art keywords
probe card
scratch
attached
marker
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3170984A
Other languages
English (en)
Inventor
Toshimi Yasuda
安田 利美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP3170984A priority Critical patent/JPS60176248A/ja
Publication of JPS60176248A publication Critical patent/JPS60176248A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野: 本発明はプローブカードにかかり、とくに半導体素子を
検査するプローバに取り付けるプローブカードに関する
ものである。
従来技術の説明: ウェハ内の半導体素子(以下チップ)の電気的特性を測
定するためにはチップに電気信号を与え、その応答信号
を検査し良品と不良品を判別するテスタと、ウェハ内の
チップラ)獣医グローブカード上のグローブと接触をと
るブローバと、チップ内の電極と電気信号を送受するた
めに接触するプローブを有するプローブカードが必要で
アシ、一般的にグローブカードはプローバに機械的に取
シ付けられ、テスタとは電気的に結合される。
チップが不良品であると判断されるとテスタはプローバ
に対し不良信号を送出し、プローバはこの不良信号を受
け取ると、そのチップに不良印を付けるマーカを駆動さ
せ、チップ表面に不良印を付ける。
通常、マーガはプローブカード上方に位置し、実際にチ
ップ表面に不良印付けるマーカの作用部はグローブカー
ドの開口部のプローブ群のすぐ上方の近傍に位置するよ
りに取シ付けられる。
最近は高周波測定が多用され、テスタの測定部であるテ
ストヘッドがプローバ上に搭載されるようになシ、テス
トヘッドとプローブカードの間隔が極めて小さくなって
きておシ、また、多数個チップ同時測定の技術が確立さ
れつりめシ、この狭い空間に超小型のマーカラ複数個取
シ付けなければならなくなってきている。
このような状況下においても数ミリ角の大きさのチップ
には決められた大きさ、形状の不良印金材けることを、
後工程の表面外観検査や、チップマウント工程から要求
される。
これに対してマーカの位置合せなどの調整は現状では人
の作業によるものでアシ、号機の異なるプローバ間で全
く同じ不良印を付けるように調整するのは困難であり、
逆に同じ不良印を付けようとすると多大の時間工数が必
要となる。
各プローバ単位では同一の不良印を付けることは期待で
きるが、全プロー7間では上記のように同じ大きさ同じ
形状の不良印を付けることは困難であるといってよい。
マーカにはチップ表面に傷をつけることにより不良印を
付けるスクラッチマーカとチップ表面にインクを付ける
ことによシネ良印を付けるインクマーカが代表的なもの
としてめげられるが、どちらもマーカの取シ付は位置や
スクラッチニードルあるいはインクノズルの角度などの
調整共合いによシネ良品の太きさや形状およびチップ内
の不良印の位置が変ってくる。
発明の目的: 本発明の目的は前記のようなマーカの位置合せなどの調
整工数を軽減させるとともに画一な不良印をチップ表面
に付けることを可能にしようとするプローブカードを提
供する事である。
発明の特徴: 本発明の特徴は、半導体ウェハ内の各々の半導体素子の
検査を行うプローバに取シ付けるグローブカードにおい
て、その開口部に透明材質の板状部材を開口部をふさぐ
ように取り付け、その透明材質の板状部材に、半導体表
面に偽金付けることによシネ良印を付けるスクラッチマ
ーカのスクラッチニードルあるいは半導体素子表面にイ
ンクを付けることによシネ良印を付けるインクマーカの
インクノズルを通すことが可能な貫通孔を1個あるいは
複数個設けたグローブカードにある。
実施例の説明: 以下図面をもって説明する。第1図は本発明の一実施例
でめ9、スクラッチマーカ’(il−2台取υ付けた場
合のグローブカード周辺の断面を模式的に描いたもので
ある。
ウェハステージ1の上に半導体ウェハ2が載せられてお
り、半導体ウェハ2は真空吸引などによ勺ウェハステー
ジ1に吸着固定される。半導体ウェハ2の上方にプロー
ブカード3が取り付けられグローブカード3′i/C,
設けられたプローブ4はウェハ内の各チップの電極に接
触する。プローブカードの中央開口部には透明部材5が
開口部をふさぐようにして取シ付けてあ)、この透明部
材5にはいくつかの貫通孔6が設けられている。この貫
通孔6はスクラッチマーカ8のスクラッチニードル7が
通るtlどの口径であり、各品種のグローブカードごと
に決められた位置と角度の孔が形成される。
スクラッチマーカ8は支持具9によシプローバに固定さ
れている。第1図では省略しているが、スクラッチマー
カ8の位置合せやスクラッチニードル7の角度などの調
整は支持具9のプローバとの固定部で行えるようになっ
ている。スクラッチマーカ8にはソレノイド1oとピス
トンllが&す、ソレノイド10に電流を流し電磁誘導
罠よシピストン11を駆動させスクラッチニードル7を
押し出し、その先端部でチップ表面に衝撃を与え傷を付
ける。
本発明の作業手順としてはプローブカード3をブローバ
に取シ付けた後、スクラッチマーカ8のスクラッチニー
ドル7を貫通孔6に挿入し、次に支持A9をグローバに
固定する。
貫通孔6はその位置や角度が決まっているので、スクラ
ッチニードル7を貫通孔6に挿入した時点で支持具9の
取り付は位置が必然的に決まってしまう。
また、この貫通孔6はその品種に対して最良の不良印が
付くようにあらかじめ決めたものであるから、支持具9
をプローバに取p付けた後で位置や角度を調整する必要
がなくなる。
発明の効果: 以上のように本発明によれは、マーカr取シ付ける際に
従来の微妙な位置合せの作業が簡略化でき、さらにプロ
ーパの号機のちがいによる不良印の大きさ、形状のばら
つ@全少なくシ、画一な不良印を付けることが可能にな
る。
【図面の簡単な説明】
第1図は本発明の一実施例のプローブカード周辺の断面
図である。 尚、図において、1・・・・・・ウェハステージ、2・
・・・・・ウェハ、3・・・・・・プローブカード、4
・・・・・・シロープ、5・・・・・・透明部材、6・
・・・・・貫通孔、7・・・・・・スクラッチニードル
、8・・・・・・スクラッチマーカ、9・・・・・・マ
ーカ支持具、1o・・・・・・マーカソレノイド、11
・・・・・・マーカピストン、でめる。 第1図

Claims (1)

    【特許請求の範囲】
  1. 半導体ウェハ内のも々の半導体素子の検査を行うグロー
    バに取υ付けるプローブカードにおいて、その開口部に
    透明材質の板状部材に、半導体表面に傷を付けることに
    よp不良印?付けるスクラッチマーカのスクラッチニー
    ドルおるいは半導体菓子表面にインクを伺ける仁とによ
    り不良印を付けるインクマーカのインクノズルを通すこ
    とが可能な貫通孔を1個あるいは複数個設けたことを特
    徴とするプローブカード。
JP3170984A 1984-02-22 1984-02-22 プロ−ブカ−ド Pending JPS60176248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3170984A JPS60176248A (ja) 1984-02-22 1984-02-22 プロ−ブカ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3170984A JPS60176248A (ja) 1984-02-22 1984-02-22 プロ−ブカ−ド

Publications (1)

Publication Number Publication Date
JPS60176248A true JPS60176248A (ja) 1985-09-10

Family

ID=12338595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3170984A Pending JPS60176248A (ja) 1984-02-22 1984-02-22 プロ−ブカ−ド

Country Status (1)

Country Link
JP (1) JPS60176248A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274134A (ja) * 1996-04-22 1996-10-18 Tokyo Electron Ltd 不良素子へのマーキング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274134A (ja) * 1996-04-22 1996-10-18 Tokyo Electron Ltd 不良素子へのマーキング方法

Similar Documents

Publication Publication Date Title
US5890390A (en) Method and apparatus for mounting, inspecting and adjusting probe card needles
US7112983B2 (en) Apparatus and method for single die backside probing of semiconductor devices
CN116027078A (zh) 一种探针卡对齐装置
US5060371A (en) Method of making probe cards
JPS60176248A (ja) プロ−ブカ−ド
JP3267321B2 (ja) 半導体チップソケット
JPH03163364A (ja) 素子試験装置
JPH05160210A (ja) プローブ装置
JPS61100942A (ja) 不良チツプ識別方法
KR200156141Y1 (ko) 프로빙 검증 칩이 구비된 웨이퍼
JPH0346246A (ja) 検査装置
JPH06124985A (ja) プローブ装置及びプロービング方法
JPS62115837A (ja) プロ−ビング装置
JPS638131Y2 (ja)
JPS62118534A (ja) 半導体装置のマ−キング方法
JPH04364054A (ja) 検査装置およびその方法
JPH0621242Y2 (ja) 集積回路試験装置
JPS5946417B2 (ja) 不良半導体チツプ表示方法
JPH037953Y2 (ja)
JPS6137776B2 (ja)
JPH01145577A (ja) プローブカードの製造方法
JPH01263572A (ja) 半導体塔載基板試験装置
JPS6115340A (ja) ウエハプロ−バ
JPS63102330A (ja) 半導体装置の検査装置
JPH05215810A (ja) 圧力素子測定用圧力印加ステージ