JPS638131Y2 - - Google Patents

Info

Publication number
JPS638131Y2
JPS638131Y2 JP1983034961U JP3496183U JPS638131Y2 JP S638131 Y2 JPS638131 Y2 JP S638131Y2 JP 1983034961 U JP1983034961 U JP 1983034961U JP 3496183 U JP3496183 U JP 3496183U JP S638131 Y2 JPS638131 Y2 JP S638131Y2
Authority
JP
Japan
Prior art keywords
marking
chip
scratch
ring insert
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983034961U
Other languages
English (en)
Other versions
JPS59140442U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3496183U priority Critical patent/JPS59140442U/ja
Publication of JPS59140442U publication Critical patent/JPS59140442U/ja
Application granted granted Critical
Publication of JPS638131Y2 publication Critical patent/JPS638131Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【考案の詳細な説明】 (a) 考案の技術分野 本考案はICチツプの良否を判定するマーキン
グを施すスクラツチマーカーの設置場所の改良に
関する。
(b) 技術の背景 半導体ICはシリコン(Si)、ガリウム砒素
(GaAs)などの単結晶基板(以下略してウエハ)
上に薄膜形成技術、不純物注入技術、写真蝕刻技
術(ホトリソグラフイ)などを用いて製造されて
いる。例えばSiを用いたICを例にとるとSi単結晶
は直径が3〔インチ〕、4〔インチ〕、5〔インチ〕
など各種のものがあるが、これを厚さ約400〔μm〕
にスライスして多数のウエハを作り、研磨などの
表面処理を行つて清浄化されたウエハを用いて多
数のICが作られている。
こゝで1個のICはこの中に形成された素子数
によりその大きさは異るが1.5〔mm〕角〜11〔mm〕
角程度の大きさであり、直径3〔インチ〕のウエ
ハを例にとると1.5〔mm〕角のICチツプにあつては
1枚のウエハから数1000個、また10〔mm〕角のチ
ツプにあつては約100個ものチツプを形成するこ
とができる。
次にこのようにして形成された多数のICチツ
プをウエハに形成された状態でICテスタを用い
個々のチツプ毎に耐圧、出力電圧などの静特性試
験や機能試験を行つて良品と不良品を識別し、そ
の後ウエハを個々のチツプ毎に切断して不良チツ
プを除去する処理が行われている。こゝで不良チ
ツプの識別は各チツプに予め設けられているマー
キングパツドにマーキングリードを用いてICテ
スタ試験が終つた直後に傷をつけ目印をつけるこ
とによりなされている。
(c) 従来技術と問題点 第1図はウエハ1上に形成されたICチツプ2
の平面図であつてチツプの周囲に形成した多数の
パツド3と本考案に関係のあるマーキングパツド
4との関係を示している。
なおICチツプ2ではマーキングパツド4とパ
ツド3の一部のみ示して回路パターンは省略して
あり、また左右のICチツプ2′ではパツド3の記
載も省略してある。こゝでチツプ2の周囲に設け
られているパツド3はアルミニウム(Al)の蒸
着膜によりパターン形成された一辺の大きさが
100〜120〔μm〕の角であり、これが各辺に沿つて
数10個配列してチツプ2上に形成された電子回路
の外部取り出し端子の役目をしている。
すなわち実用に当つて基板にチツプ2がダイボ
ンデイングなどの方法により固定された後はワイ
ヤボンデイング法により外部回路のパツド部と結
線される。
また、各チツプの右隅に設けられているマーキ
ングパツド4はボンデイング用のパツド3と同時
にパターン形成されるものでこの実施例の場合は
十字状をなし一辺の大きさは約200〔μm〕である。
なおマーキングパツド4の形状は任意であり、
正方形、八角形のものなど各種のものが用いら
れ、またこの形成位置もチツプ2の周辺部の任意
の位置に形成されており、ICテスタを用いた検
査において不良品と認定された場合は後述するマ
ーキングリードを用いてこの部分に、例えば直径
が約60〔μm〕の傷がつけられて良品チツプと識別
される。
第2図はICテスタと連結してICチツプ2の試
験を行う治具の平面図Aと断面図Bである。
すなわち試験治具はICチツプ2の多数のパツ
ドを押圧する数10〔本〕のプローブ5を備えたプ
ローブカード6とリング状のコネクタ7を備えた
印刷配線板8と円筒状のリングインサートB9と
リングインサートA10およびこのリングインサ
ートA10が装着された固定プレート11とから
構成されている。
こゝで中央にICの位置決めを行うための覗き
窓12をもつプローブカード6の下面側には、中
心方向に向かう放射状に配列した数10〔本〕のプ
ローブ5がリング状の樹脂13により固定されて
おり、各プローブ5はコネクタ7を通じて印刷配
線板に連絡され、これによりICテスタと回路接
続されている。プローブカード6などを保持して
いるリングインサートB9はプレート11と一体
化しているリング状のリングインサートA10と
嵌合して回転運動可能となつている。ICチツプ
2とプローブ5との位置合わせの方法としてはス
テージ14上にウエハ1を載置し、第2図で示す
覗き窓12の中心と測定せんとするウエハ1に形
成されたICチツプ2の中心とを一致させると共
にリングインサートB9を回転運動させて各プロ
ーブ5とICチツプ2のパツド3とを位置合わせ
した上でステージ14を上方にスライドさせて両
者を一致せしめる。
このようにしてプローブ5のパツド3への押圧
がされた後、ICテスタにより測定が行われ、不
良の場合はリングインサートB9に設置されてい
るスクラツチマーカー15を用いてICチツプの
マーキングパツド4にマーキングを行つていた。
こゝでスクラツチマーカー15は微少な中空円筒
からなるマーキングリード16の中に直径50〜60
〔μm〕のピアノ線からなるスクラツチニードル1
7が上下に振動するように構成されていて、スク
ラツチニードル17の運動により対象物を傷つけ
るものであるが、従来はこれがリングインサート
B9にネジ止めで設置されているため振動により
容易に位置が変り微調整を繰返し行う必要があつ
た。
(d) 考案の目的 本考案はICチツプの検査において生じた不良
チツプに対してマーキングリードを用いて行うマ
ーキングについて、この位置合わせを容易に且つ
精度よく行う機構を提供することを目的とする。
(e) 考案の構成 本考案の目的は従来リングインサートに固定さ
れて設けられているスクラツチマーカーをプロー
ブカードに直接固定して設けることにより達成す
ることができる。
(f) 考案の実施例 第3図は本考案を実施した試験治具の断面図で
あつて従来構造を示す第2図と異るところはスク
ラツチマーカー15の設置位置であつて他の部分
は従来のものと変らない。すなわち従来はスクラ
ツチマーカー15はリングインサートB9に設置
されているためプローブカード6の位置決めと別
個にスクラツチマーカー15の位置決めを行う必
要があつた。
然しスクラツチマーカー15のマーキングリー
ド16の部分をプローブカード6に固定し、ある
パターンを有するICチツプ2のマーキングパツ
ド4に合わせて正確に位置決めして一体化してお
けばプローブカード6の設定時にスクラツチマー
カー15の位置合わせが不要となる。
以上のようにスクラツチマーカー15のマーキ
ングリード16をプローブカード6に固定して設
けることにより従来のようにスクラツチマーカー
15の位置合わせが不要になり、またIC試験中
における位置ずれもなくなる。
(g) 考案の効果 本考案の実施によりスクラツチマーカーの位置
合わせが不要となりまたマーキングの位置ズレが
ないためICチツプの品質の向上にも寄与するこ
とができる。
【図面の簡単な説明】
第1図はウエハ上に形成されたICチツプの平
面図、第2図はICチツプの試験治具の構成図で
Aは平面図、Bは断面図、第3図は本考案を実施
した試験治具の断面構成図である。 図において、2はICチツプ、3はパツド、4
はマーキングパツド、5はプローブ、6はプロー
ブカード、9はリングインサートB、10はリン
グインサートA、15はスクラツチマーカー、1
7はスクラツチニードル。

Claims (1)

  1. 【実用新案登録請求の範囲】 固定プレート11に回動可能に設けられている
    リングインサートB9と、 該リングインサートB9に着脱可能に設けら
    れ、複数のプローブ5を有するプローブカード6
    とマーキングパツド4にマーキングを行うスクラ
    ツチマーカー15を備えたマーキング装置におい
    て、 前記スクラツチマーカー15が駆動部18をリ
    ングインサートB9に、 またマーキングリード16をプローブカード6
    に設けたことを特徴とする半導体素子のマーキン
    グ装置。
JP3496183U 1983-03-11 1983-03-11 半導体素子のマ−キング装置 Granted JPS59140442U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3496183U JPS59140442U (ja) 1983-03-11 1983-03-11 半導体素子のマ−キング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3496183U JPS59140442U (ja) 1983-03-11 1983-03-11 半導体素子のマ−キング装置

Publications (2)

Publication Number Publication Date
JPS59140442U JPS59140442U (ja) 1984-09-19
JPS638131Y2 true JPS638131Y2 (ja) 1988-03-10

Family

ID=30165675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3496183U Granted JPS59140442U (ja) 1983-03-11 1983-03-11 半導体素子のマ−キング装置

Country Status (1)

Country Link
JP (1) JPS59140442U (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55122351U (ja) * 1979-02-20 1980-08-30
JPS57170551U (ja) * 1981-04-22 1982-10-27

Also Published As

Publication number Publication date
JPS59140442U (ja) 1984-09-19

Similar Documents

Publication Publication Date Title
CN100580884C (zh) 半导体衬底和半导体器件制造方法
JPH07115113A (ja) 半導体ウエハの試験装置および試験方法
JPH10116866A (ja) 半導体装置及び、この半導体装置とプローブカードとの位置決め方法
US7112983B2 (en) Apparatus and method for single die backside probing of semiconductor devices
JPH07193106A (ja) バーンインテスト用チップのホールディング装置及びその製造方法
JPH04234141A (ja) Tabフレームおよびその基板への接続方法
JPS638131Y2 (ja)
US6972486B2 (en) Low profile carrier for non-wafer form device testing
US12596147B2 (en) Alignment chip for probe card, probe card and probe card repair method
JP2933331B2 (ja) 半導体装置の検査装置
JP2002373950A (ja) 気密封止icパッケージの製造方法
JPH079380Y2 (ja) 半導体ウェハー検査装置
JPS62136844A (ja) プロ−ビング装置
JPS64270Y2 (ja)
JPH0729783A (ja) 2枚の半導体ウエハーを重ね合わせる方法
JP2002083784A (ja) 半導体装置の製造方法
JPS5814608Y2 (ja) ウエハ−検査装置
JPH04352314A (ja) 半導体ウェハの識別方法
JPS6115340A (ja) ウエハプロ−バ
KR20030070552A (ko) 부품들의 어레이를 처리하기 위한 방법 및 장치
JPH0719168Y2 (ja) フォトダイオ−ドアレイの取付装置
JPS60176248A (ja) プロ−ブカ−ド
JPS6115339A (ja) プロ−ブカ−ド
JPS58169924A (ja) Icウエハの試験装置
JPH0638439B2 (ja) 半導体装置の試験方法