JPS60177695A

JPS60177695A - 複合セラミツク基板

Info

Publication number: JPS60177695A
Application number: JP59032864A
Authority: JP
Inventors: 輝幸池田
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-02-23
Filing date: 1984-02-23
Publication date: 1985-09-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はコンデンサ、抵抗、信号１回路などを基板内部
に形成することで高密度実装をｉｉＪ能とする複合セラ
ミック基板ｌこ関する。

近年、電子機器あるいは電子装置などにおいては、■０
及びＬＳＩなどの利用で小型化か進められ、特にマイク
ロコンピー−ターを応用した装置では、実装ボードの小
型化の要求が高くなっている。

例えば、８ｂｉｔのパーソナルコンピー−ターもハンド
ベルトコンピー−ターなどとしてＡ４用紙のサイズに小
型化されてきている。しかし、この小型化にも限度があ
り、実装スペースの関係から小さなメモリー容量あるい
は、表示機能を簡易なものとするなど多少性能を低下さ
せなければ実装できない。

一万、最近ではＯＰ’Ｕ＆こ１６ビツトヲ用いることで
、大容量のデーター処理あるいは高速演算を可能トスる
パーソナルコンピューターが市販され、机上に乗るサイ
ズとなってきている。しかし、この場合にも小型化の要
求が強く、より高密度な実装が行われるようになってき
ており、高性能のハンドベルトコンピー−グーの実現が
望まれるものである。

このように小さなスペースで高機能の装置を構成するに
は超ＬＳＩ技術によるＬＳＩ化が重要であるが、この反
面、このＬ　Ｓ　Ｉを実装する実装ボードの小型化も重
要である。例えば、終端抵抗、バイパスコンデンサの実
装スペースを小さくさせ、さらにＬＳＩ相互間の信号回
路、電源回路の配線形成スペースも小さくすることが要
求される）。

このようなことから抵抗、コンデンサ、信号回路、電源
回路を基板内部に形成し両面に能動素子を実装させる複
合セラミック基板の実用化が進められている。

第１図は、前記複合セラミック基板の構造例を示した切
欠き斜視図である。基板の最上部面ＩＮこけ能動素子の
実装パッド１２があり、その下ζこ、信号配線１３を持
つ信号層がある。この信号配線１３の所望の位置には抵
抗体１４が形成され、ざらに適当なスペーサー層１５を
介して電源パターン１６及びＧ　Ｎ　Ｄ　１７のある層
になる。次に、この電源パターン１６のＤ［望の位置に
おいて、バイパスコンデンサの一万のｔ極１１０こスル
ホール接続され、誘電体材料を介してもう一万の電極が
接地電極１９として形成されている。さらに裏面に形成
する能動素子の実装パッド側の回路２０と前記表側の信
号配線１３を接続するスルホール２１の部分から成って
いる。

ところが、第１図に示した複合セラミック基板では、表
側近傍ζこ形成される信号回路と裏側近傍に形成される
信号回路が、コンデンサを形成するための誘電体層を貫
通して接続されるため、信号線の接続ラインが多い場合
に、この接続部分のピッチを小さくすると前記誘電体の
誘電率によって、信号ライン間の容量が増加し、信号ラ
イン間にタロストークが生じる。さらに、この部分では
コンデンサ形成のための接地電極に対しての対接地容量
も増加し、その結果、信号波形の立ち上がり、あるいは
立ち下がりが遅くなってしまい、例えはメモリーカード
などでのアクセス時間の増大となってしまう。又、前記
誘′亀俸材料は絶縁停材料に比較して、その絶縁抵抗が
低く信号線間の絶縁抵抗の低下が起こり信頼性の低下に
っなかってしまう。

本発明では、これら従来の欠点を除去せしめて、対接地
容量が小さく、信号線間のクロストークを除去させ、ざ
らに信号線間の絶縁抵抗を高くさせる構造で高い信頼性
の得られる複合セラミック基板を提供することにある。

以下、本発明によれば、誘電体セラミックと絶縁体セラ
ミックとが一俸化した基板であり、その内部に抵抗体、
コンデンサ、信号回路の少なくとも１つと電源回路が形
成され、かつ電子素子の実装パッドか基板の両表面に形
成されている複合セラミック爪板において、該基板内の
両表面近傍にそれぞれ形成される信号回路間を接続する
線路が前記絶縁体セラミック部分のみζこ形成されてい
ることを特徴とする複合セラミック基板を得る。

以下、本発明の一実施例を図面を参照して説明する。

本発明の複合セラミック基板を製造する一つの方法とし
ては、それぞれ絶縁体及び・誘電Ｖ・セラミックとなる
材料を泥漿化し、１０〜３００μＩｎのクリーンソート
を作り、絶Ｉ＃、俸のシートには信号回路及び電源回路
を絶縁体シートに形成し、誘電停にはコンデンサの電極
を形成し、これらを積み重ね、熱圧着し、焼成すること
によって得ている。

なお、本発明で用いる絶縁体の生シートは、酸化アルミ
ニウム４０〜６０重量％、結晶化ガラ１４０〜６０重量
形の組成範囲で総量１００％となるように選んだ混合粉
末をバインダー、有機溶媒、可塑剤と共に泥漿状にし、
ドクターブレード法等のスリップキャスティング製膜よ
り２０μｍ〜３００μｍの生シートをポリエステルフィ
ルム上に成形し、物離したのち所望の寸法にパンチング
してソートを得る、ここでに用いた結晶化ガラス粉末の
組成は、酸化物換算表Ｅｌこ従ったとき酸化鉛、酸化ホ
ウ素、二酸化ケイ素、■族元素酸化物、■族元素（但し
、炭素、ケイ素、鉛は除く）酸化物をそれぞれ重量比３
〜６５％、２〜５０％、４〜６５％、０．１〜５０％、
０．０２〜２０％の組成範囲で総量１００％となるよう
に選んだ組成物で構成されている。

−万、誘電体の化ソートはＦｅ、０３、ＰｂＯ１Ｎｂ、
　Ｏ，、ＷＯ，の粉末を所定量秤量し、ボールミル混合
して、ろ過乾燥後７００〜８００℃で予焼を行りたのち
、ボールミル粉砕した粉末をバインダー、有機溶媒、可
塑剤と共に混合し、泥漿状にして絶縁体の生シートの作
成と同様にドクターブレード法等のスリップキャスティ
ング製ｐＨこより、１０μｍ〜２００μｍのシートを得
た。ここで用いた誘電体材料は、Ｐｂ　（Ｆｅｙ２　Ｎ
ｂ％）Ｏｓ−ＰＪＦｅ％・ＶＪ３Ａ　）０３　の二元系
複合ペロブスカイト化合物となるように原料を秤量した
。

又、信号回路およびコンデンサの電極としての導体材料
にはＡｕ、又はＡｇ−Ｐｄ　の導体ペーストを用いてお
り、実装パッドにはＡ　ｕ　−Ｐ　ｔの導体ペーストを
用いた。さらに、抵抗形成が必要なときにはデュポン１
８シリーズのような抵抗停ヴーストを用いる。そして、
これら導体ペースト、抵抗体ペーストは前記絶縁体シー
トへスクリーン印刷機を用いて形成した。

さらに、各シート間の回路接続点では、所要のシートに
穴あけ加工を行ない、前記スクリーン印刷機での導体印
刷時に同時に導体ペーストでの穴うめが行われることで
スルホールが形成される。

以上のようにして、複合セラミック基板が得られる。

第２図は、本発明の一実施例を示す複合セラミック基板
の積層構成を示したもので、６４　Ｋｂ　ｉ　ｔのＤＩ
（、ＡＭを両面で３２個実装し、５０冒×５０餌の大き
さで２５６にバイトの記憶容量の得られるメモリーカー
ドの例である。表側の実装パッド層２２と裏側の実装パ
ッド層器の次には、表側の信号回路層２４と裏側の信号
回路層２５がある。そして、表側の信号回路２６と裏側
の信号回路２７とを接続するためのスルホール邦及び電
源を接続するスルホール２９とＧＮＤを接続するスルホ
ール３０を持つダミ一層３１が配置され、この中間にバ
イパスコンデンサを形成するための誘電体層３２が置か
れる。

−万、このバイパスコンデンサを形成するための誘を俸
１！３２と同じ層に前記表側の信号回路２６と裏側の信
号回路２７とを接続するスルホール３３を持つ絶縁体層
３４がある。このバイパスコンデンサを形成する誘電体
層３２と信号回路を接続する絶縁体層あの大きさは、前
記実装パッド層２２及び′２：うめるいは信号回路など
の層に使用した絶縁体シートを分割した形の寸法となっ
ており、誘電体側３２では前記実装パッド３５に乗るＤ
Ｉ（、ＡＭの電源、ＧＮＤの位置に合わせて配置したＧ
ＮＤの接続用スルホール３６と電源の接続用スルホール
３７があり、さらにバイパスコンデンサを形成するＧＮ
Ｄのパターン羽と電源のパターン３９がある。−万、絶
縁体側３４では、前記表側の信号回路２６と裏側の信号
回路２７とを接続するスルホール３３の他に、前記冥装
バッ１層２２及び詔にもうけである外部との接続端子４
０の中の１〜２端子を電源、ＧＮＤとしてもうける場合
のスルホール４１を持っている。

このように本発明では、表側と裏側の信号回路の接続が
誘電率の低い絶縁体材料（εｒ＝７＞で行われるので、
信号線間の容量が小さく、信号線間のクロストークを除
去できる。また対接地容量が小さくなるため信号波形の
立ち上がり、立ち下がりが速くなり、本実施例のような
高速のアクセスが必要なメモリーカードにおいて最適な
構造を提供できる。

第３図（ａ）、（ｂ）、　（Ｃ）は、前記実施例を構成
するときに必要な積層の関係を示すものであり、バイパ
スコンデンサ形成層の誘電体シート４２及び絶縁体シー
ト４３は、上下に配置する絶縁体シート４４及び４５と
とも曇こ位置合わせのためのガイドホール４６がある。

この他誘電俸シート４２部分が複数ある構成でもかまわ
ない。さらに第４図に示すようなガイドビン４７を持つ
プレス！！１２４８で仮圧着することで１つの積層体を
得る。

このような積層体を１００〜１３０℃で圧力２００〜３
００Ｋｙ／−で熱圧着し、脱バインダ一工程を径で８０
０℃〜１０００℃で焼成することによって、バイパスコ
ンデンサが内蔵されており、かつ信号回路相互間のクロ
ストークを除去し、対接地容量を高くすることで、信号
波形の立ち上がり、立ち下がりを速（できる複合セラミ
ック基板となる。

第５図は、焼結された複合セラミック基板の断面を示し
たものであり、バイパスコンデンサの電極５１を持つ誘
電体層５２が絶縁体５３ではさみ込まれており、基板の
表側の信号回路５４と裏側の信号回路５５の接続スルホ
ールライン５６が絶縁体層に構成されている。このとき
誘電体層５２と絶縁体層５３の収縮過程が少し異なるた
め、誘電体層に１００〜１５０μｍの小さなはがれ部分
５７ができる。

本発明の一実施例である５０ｍ口の大きさで構成する２
５６にバイｌ−ＤＲＡＭカードでは、絶縁体部分の比誘
電率が７〜８、誘電材料の比誘電率が２８００が得られ
る。このとき、３２個の６４　Ｋｂ　ｉ　ｔＤＲＡＭＧ
こ共通に接続するアドレスライン、コントロールライン
（ＷＥ、０ＡＳ）の対接地容量が１０〜１２ｐＰであり
、信号線相互間の容量も１０　ｐ　Ｆ前後であった。又
、前記誘電体のはがれ部分５７は１００μｍ以下となっ
ており、良好な焼結状態、が得られている。

第６図は本発明の別の実施例を示すもので、バイパスコ
ンデンサを形成する誘電体層の厚みが薄い場合の構成例
であり、バイパスコンデンサを形成するＭＩＩＦ、坏ソ
ート６１の大きさを、この上下に構成する絶縁体シート
６２の太きさより小さくさせる点は前記実施例と同じで
あるが、誘電体シートの厚さを５０μｍ以下と薄いもの
とし、かつ積層数も２枚程度以下に限定することで、前
記実施例のような基板の表側の信号回路と裏側の信号回
路を接続するためのスルホールを持つ絶縁体シートを除
去させることが可能である。このとき、前記バイパスコ
ンデンサを形成する誘電体層の厚さが焼成上がりで８０
μｍ程度以下となり、誘電体の端部で２００μｍ以下の
小さな空洞が生ずるが上下の絶縁体層は完全に焼結でき
ており、前記基板の表側の信号回路と裏側の信号回路の
接続を誘電率の小さな絶縁体の部分で形成できる。した
がって、本例の場合にも信号回路相互間の容量が小さく
なるため、信号回路のクロストークが除去される。また
信号回路の対接地容量も高くできるため信号波形の立ち
上がり、立ち下がりの特性が改善できる。

なお、前記実施例では、電源層が１層で、ｌｔ源の回路
について示しているが、２〜３の電源を必要とする回路
の場合、前記バイパスコンデンサの形成層を複数に分け
て配置させれば良く、前記同様の効果が得られることは
明らかである。父、前記実施例では、誘電体と絶縁体の
寸法関係を実装パッド層の大きさを単に直線状に分割し
た形状としていたが、この分割δ）輪状は何ら限定され
ることはなく積層時のガイドビン位置を任意に設定する
ことで表側の信号回路と裏側の信号回路を接続するスル
ホール部分を絶縁体で構成するように任意の形状に分割
しても前記同様な効果が得られることは明らかである。

以上の説明で明らかなように、本発明による複合セラミ
ック基板は、電源回路のバイパスコンデンサを基板の内
部に形成し、基板の両面に能動素子を高密度に実装させ
る場合に、表側の信号回路と裏側の信号回路の接続部分
でのスルホール形成が誘電率の小さな絶縁体で行われて
いるための０．６３５ｗ５＋ピツチ程度の高密度なスル
ホールピッチとしても信号回路相互間のクロストークは
発生しない。又、バイパスコンデンサの接地電極が前記
スルホールに接近していても、前記スルホールの廻わり
が誘電率の小さな絶縁体であるため対接地容量が大きく
なることはない。このため、高速パルスの伝送特にも立
ち上がり、立ち下がりが速くなり、高速アクセスを必要
とするメモリー基板として最適な構造となる。

【図面の簡単な説明】

第１図は、バイパスコンデンサを内蔵化した複合セラミ
、り基板の一部切欠き斜視図、第２図は、本発明の複合
セラミック基板の積層構成図、第３図は、誘′屯俸と絶縁体の積層関係を説明する図、第４図は、積層体を得るときのプレス型と積層体との位
置を示す図、第５図は、焼結された本発明の複合セラミック基板の断
面を示す図、第６図は、本発明の別の実施例を示す概略図である。図において、１１・・・基板の最上部面、１２・・・実装パッド、１
３・・・信号配線、１４・・・抵抗体、１５・・・スペ
ーサー層、１６・・・’Ｋｉ原パターン、１７・・・Ｇ
ＮＤ、１８・・・バイパスコンデンサの一万のｇＬ極、
１９・・・接地電極、２０・・・破面形成の回路、２１
・・・スルホール、２２・・・表側の実装パッド層、２
３・・・裏側の実装バッド層、２４・・・表情１の信号
回路層、２５・・・裏側の信号回路層、２６・・・表側
の信号回路、２７・・・裏側の信号回路、２８・・・信
号用スルホール、２９・・・電源用スルホール、３０・
・・ＧＮＤ用スルホール、３１・・・ダミ一層、３２・
・・誘電体層、３３・・・信号回路接続用スルボール、
３４・・・絶縁体層、３５・・・実装パッド、３６・・
・ＧＮＤ接続用スルホール、３７・・・電源接続用スル
ホール、３８・・・ＱＮＤのパターン、３９・・・電源
のパターン、４０−・・外部との接続端子、４１・・・
スルホール、４２・・誘電渾ソート、４３・・・絶縁庫
シート、４４及び４５・・・絶Ｉ＃ｊ坏シート、４６・
・・カイ　ドボール、４７・・・カイトビン、４８・・
・プレス型、！５１・・・バイパスコンデンサの電極、
５２・・誘電俸層、５３・・・絶縁体、５４・・・表側
の信号回路、５５・・・表側のイム゛号回路、５６・・
・スルポールライン、５７・・・はがれ部分、６１・・
・め′１ｉｉ捧シート、６２・・・絶縁俸ジートロａ）

Claims

【特許請求の範囲】

誘電体セラミックと絶縁体セラミックとが一体化した基
板であり、その内部に抵抗体、コンデンサ、信号回路の
少なくとも１つと電源回路が形成され、かつ電子素子の
実装パッドが該基板の両表面に形成されている複合セラ
ミック基板をこおいて、該基板内の両表面近傍にそれぞ
れ形成される信号回路間を接続する線路が前記絶縁体セ
ラミック部分のみに形成されていることを特徴とする複
合セラミック基板。