JPH02246299A - 多層セラミック回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 大規模集積回路（ＬＳＩ）素子を搭載するための多層セ
ラミック回路基板の製造方法に関し、抵抗器の実装面積
が小さく、また基板の焼成後で抵抗値の調節が可能な抵
抗内蔵の多層セラミック回路基板を提供することを目的
とし、三次元配線を有するた多層セラミック回路基板で
あって、抵抗体から成り該基板を上下方向に貫通する抵
抗器用穴の上下にはそれぞれ電極部が設けられ、該基板
の各層から基板表面の他の電極部に接続する引き出し線
路は該抵抗体のいずれか１つに接続され、他の電極部の
選定により抵抗体の少なくとも１つを電極部と他の電極
部との間に組み入れて該基板の抵抗値を調整する構成と
したことを特徴とする多層セラミック回路基板、および
三次元配線を有する多層セラミック回路基板の製造方法
において、予め複数枚のグリーンシートの所定位置に抵
抗器用穴を形成し、この穴に抵抗体を設ける工程と、前
記グリーンシートの各層から表面に設けた電極部に達す
る独立した引き出し線路を形成する工程と、前記グリー
ンシートを位置合わせして積層したのち焼成する工程と
を含むことを特徴とする多層セラミック回路基板の製造
方法を含み構成する。

〔産業上の利用分野〕

本発明は、大規模集積回路（ＬＳＩ）素子を搭載するた
めの多層セラミック回路基板の製造方法に関する。

Ｃ従来の技術〕 近年の情報処理装置の大容量化と高速化に対応して、Ｌ
ＳＩやＶＬＳ　Ｉを高密度に実装することの可能な回路
基板が要求されている。このため、回路基板の内部には
銅などを材料とする電気抵抗の低い配線を三次元的に張
り巡らせ多層構造とする必要がある。さらには、外部回
路とのインピーダンスマツチングなどをとるために抵抗
器などを内蔵した、よりコンパクトな回路基板が望まれ
ている。

第７図は従来の抵抗器を内蔵する多層セラミック回路基
板の構成図である。同図において、グリーンシート１上
に酸化ルテニウム（ＲｕＯ＊）などの導電性ペーストを
厚膜印刷して抵抗器２を形成し、また基板表面に形成し
た電極部３に達する引き出し線路４を形成したものを、
多数枚積層したのち焼成するものが知られている。

〔発明が解決しようとする課題〕

しかし、従来の抵抗器２を内蔵する多層セラミック回路
基板では、抵抗器２の数が多くなると総印刷面積も大き
くなってしまい、層数の増加など基板の大型化につなが
る。また、抵抗器２が基板の内部に封入されてしまうた
め、焼成後の抵抗値の調節が極めて困難である。

そこで本発明は、抵抗器の実装面積が小さく、また基板
の焼成後で抵抗値の調節が可能な抵抗内蔵の多層セラミ
ック回路基板を提供することを目的とする。

〔課題を解決するための手段〕

上記課題は、三次元配線を有するた多層セラミック回路
基板であって、抵抗体から成り該基板を上下方向に貫通
する抵抗器用穴の上下にはそれぞれ電極部が設けられ、
該基板の各層から基板表面の他の電極部に接続する引き
出し線路は該抵抗体のいずれか１つに接続され、他の電
極部の選定により抵抗体の少なくとも１つを電極部と他
の電極部との間に組み入れて該基板の抵抗値を調整する
構成としたことを特徴とする多層セラミツ夛回路基板、
および三次元配線を有する多層セラミック回路基板の製
造方法において、予め複数枚のグリーンシートの所定位
置に抵抗器用穴を形成し、この穴に抵抗体を設ける工程
と、前記グリーンシートの各層から表面に設けた電極部
に達する独立した引き出し線路を形成する工程と、前記
グリーンシートを位置合わせして積層したのち焼成する
工程とを含むことを特徴とする多層セラミック回路基板
の製造方法によって解決される。

第１図は本発明の原理説明図である。同図において、１
１は複数枚の積層されるグリーンシート、１２は各グリ
ーンシート１１のそれぞれに穿孔された抵抗器形成用穴
、１３は前記抵抗器形成用穴１２に設けた抵抗体、１４
はグリーンシート１１の各層から基板表面に設けた他の
電極部１６に達するよう独立して形成した引き出し線路
であり、グリーンシート１１を位置合わせして積層した
のち焼成することにより三次元配線を有する多層セラミ
ック回路基板が製造される。なお、工５は抵抗器用大工
２の上下に形成された電極部である。第２図は第１図の
多層セラミック回路基板の等価回路図であり、グリーン
シート１１の厚さ方向に抵抗体１３が直列に接続され、
また各抵抗体１３間から表面の他の電極部１６に引き出
し線路１４が形成され、かつ内部の引き出し線路１４の
一部と電極部１５はＬＳ１１７に接続されている。なお
、抵抗体１３は、抵抗穴１２に導電性ペースト２１を充
填すること、抵抗器穴１２にグリーンシート１１の焼成
温度より低い温度で焼成し、グリーンシート１１と同等
の厚さを有する導電性チップ３１を充填すること、また
は抵抗穴１２に導電性を有する抵抗粉末４１を充填する
ことによっても形成される。

〔作用〕

本発明によれば、抵抗体１３がＬＳＩ素子実装面に対し
て垂直に形成されるため、抵抗体１３の実装面積を小さ
くできる。さらに各層から基板表面に設けた他の電極部
１６に引き出し線路１４を設けることによって、焼成後
に基板表面の他の電極部１６を選択することによって抵
抗値を調節することができる。

〔実施例〕

以下、本発明を図示の一実施例により具体的に説明する
。

第３図は本発明第一実施例の多層セラミック回路基板の
構成図である。なお１．第１図に対応する部分は同一の
符号を記す（以下の実施例も同様とする）。

同図において、アルミナ、はうけい酸ガラス、バインダ
ー、溶剤を混合してスラリーを作製し、ドクターブレー
ド法によって厚さ５００　μｍ程度のグリンシート１１
を作製した。これを１００ｍｍ角に打ち抜き、０．３ａ
＋ｍ　φのドリルでスルーホールを形成した。そして抵
抗器用穴１２として０．２ｍｎ＋　φ程度のスルーホー
ルに抵抗体として抵抗ペースト２１を、引き出し線用の
スルーホールに銅ペーストを充填したのち、表面（基板
の両面）の他の電極部１６に達するための引き出し線路
１４をスクリーン印刷した。抵抗ペースト２１は、それ
ぞれ粒径３μｍのＬａＢ、粉末とはうけい酸ガラス粉末
とを２：１の割合で混合し、混練して作製した。次にこ
れらのグリーンシート１１を位置合わせして１０枚重ね
て加圧積層した。続いて１０００°Ｃの窒素中で焼成し
、全体の厚さが４ＩｌｌＩｍ程度の多層セラミック基板
を得た。

上記製造方法によれば、得られた抵抗器の抵抗値をデジ
タルマルチメータを用い、四端子法によって測定したと
ころ、１０層の抵抗体の抵抗値はそれぞれ４．８〜６．
０Ωであり、これを直列につなぐことによって０〜５４
Ωの抵抗値が約５．４Ω刻みで得られた。

また、得られた抵抗器の寸法は、０．２　Ｘｏ、２　Ｘ
４Ｉｌ１１１３であった。同様の抵抗器を従来法（スク
リーン印刷法など）で作製するためには、膜厚０．０２
５ｍ−１線幅０．５ａ＋ｍと仮定すると、線長は１．２
Ωｍ必要（計算による）である。すなわち、本実施例で
は抵抗値の実装面積を小さくすることが可能である。

この例では、（０，２Ｘ０．２）八〇、５　Ｘｌ、２）
＝１／１５となる。

第４図は本発明第二実施例の多層セラミック回路基板の
構成図である。

同図において、第１実施例と同様の方法により厚さ５０
０　μ鋼程度のグリンシートを作製した。これを１００
ｍｍ角に打ち抜き、０．３ｍｍ　φのドリルでスルーホ
ールを形成し、ここに銅ペーストを充填した。続いて所
定の位置に抵抗器用穴１２として０．２ｍｍφ程度のス
ルーホールをグリーンシート１１を貫通するように形成
し、導電性チップ３１を充填したのち、表面（基板の両
面）の他の電極部１６に達するための引き出し線１４を
スクリーン印刷した。次に、これらのグリーンシート１
１を位置合わせして１０枚重ねて加圧積層した。続いて
１０００°Ｃの窒素中で焼成し、全体の厚さが４ｍｍ程
度の多層セラミック基板を得た。

導電性チップ３１は次のように作製した。まず、それぞ
れ粒径３μｍのＬａＢｂ粉末とはうけい酸ガラス粉末と
を２：ｌの割合で混合しこれを加圧成形したのち１００
０°Ｃで熱処理した。得られた焼成体をめのう乳鉢で粉
砕したのちふるいがけし、粒径が４００〜５００μｍの
球状のチップを得た。

上記製造方法によれば、得られた抵抗器の抵抗値をデジ
タルマルチメータを用い、四端子法によって測定したと
ころ、１０層の抵抗値の抵抗値はそれぞれ４．０〜５．
６Ωであり、これを直列につなぐことによって０〜４８
Ωの抵抗値が約４．８Ω刻みで得られた。

また、得られた抵抗器の寸法は０．２Ｘ０．２Ｘ４ｍｓ
″であった。同様の抵抗器を従来法（スクリーン印刷法
など）で作製するためには、膜厚０．０２５ｍｍ、線幅
０．５＋＊ｍと仮定すると、線長は１．２ｍｍ必要（計
算による）である。すなわち、本実施例によると抵抗値
の実装面積を小さくすることが可能である。

この例では、（０，２ｘ０．２）／（０，５ｘｌ、２）
＝１／１５となる。

第５図は本発明第三実施例の多層セラミック回路基板の
構成図である。

同図において、第１実施例と同様の方法により厚さ５０
０μｍ程度のグリンシートを作製した。これを１００＋
＋ｕｓ角に打ち抜き、０．３＋ａｍ　φのドリルでスル
ーホールを形成した。そして抵抗器用穴１２として０．
２ｍｍ　φ程度のスルーホールに抵抗粉末４１を、引き
出し線用のスルーホールに銅ペーストを充填したのち、
表面（基板の両面）の他の電極部１６に達するための引
き出し線１４をスクリーン印刷した。

抵抗粉末には、それぞれ粒径３μ慣のＬａＢ、粉末とは
うけい酸ガラス粉末とを２：１の割合で混合したものを
用いた０次にこれらのグリーンシート１１を位置合わせ
して１０枚重ねて加圧積層した。続いて１０００℃の窒
素中で焼成し、全体の厚さが４ＩｌｌＩＩ＋程度の多層
セラミック基板を得た。

上記製造方法によれば、得られた抵抗器の抵抗値をデジ
タルマルチメータを用い、四端子法によって測定した。

１０層の抵抗値の抵抗値はそれぞれ４．５〜６．４Ωで
あり、これを直列につなぐことによって０〜５５Ωの抵
抗値が約５．５Ω刻みで得られた。なお、第二と第三の
実施例においても、第一の実施例と同様に、抵抗器用穴
１２の上下には電極部１５を形成する。

また、得られた抵抗器の寸法は０．２Ｘ０．２Ｘ４ｍｓ
＋″であった。同様の抵抗器を従来法（スクリーン印刷
法）で作製するためには、膜厚０．０２５ｍｍ　、線幅
０．５ｍｍと仮定すると、線長は１　、２ｍｍ必要（計
算による）である。すなわち、本発明によると抵抗値の
実装面積を小さくすることが可能である。この例では、
（０，２ｘＯ，２）／（０，５ｘｌ、２）＝１／１５と
なる。

なお、上記各実施例では、基板表面の他の電極部１６を
一直線上配置されるように形成しているが、例えば、第
６図に示すように、抵抗体１３の電極部１５を中心とす
る円周上に他の電極部１６が位置するように形成すれば
、さらにコンパクトにすることが可能になる。

〔発明の効果〕

以上説明した様に本発明によれば、セラミック回路基板
に抵抗体をＬＳＩ素子実装面に対して垂直に形成するこ
とで、抵抗器の実装面積が小さく、また焼成後の抵抗値
の調節が可能な抵抗内蔵多層セラミック回路基板が得ら
れ、装置の小型化および高性能化に寄与するところが大
きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は第１図の多層セラミ回路基板の等価回路図、 第３図は本発明第一実施例の多層セラミック回路基板の
構成図、 第４図は本発明第二実施例の多層セラミック回路基板の
構成図、 第５図は本発明第三実施例の多層セラミック回路基板の
構成図、 第６図は本発明実施例の電極部の配置を示す図、第７図
は従来の抵抗器を内蔵する多層セラミック回路基板の構
成図である。 図中、 １１はグリーンシート、 １２は抵抗器用穴、 １３は抵抗体、 １４は引き出し線路、 １５は電極部、 １６は他の電極部、 １７はＬＳ　Ｉ。 ２１は抵抗ペースト、 ３１は導電性チップ、 ４１は抵抗粉末 を示す。

Claims (2)

【特許請求の範囲】
1. （１）　三次元配線を有する多層セラミック回路基板で
   あって、 抵抗体（１３）から成り該基板を上下方向に貫通する抵
   抗器用穴（１２）の上下にはそれぞれ電極部（１５）が
   設けられ、 該基板の各層から基板表面の他の電極部（１６）に接続
   する引き出し線路（１４）は該抵抗体（１３）のいずれ
   か１つに接続され、 他の電極部（１６）の選定により抵抗体（１３）の少な
   くとも１つを電極部（１５）と他の電極部（１６）との
   間に組み入れて該基板の抵抗値を調整する構成としたこ
   とを特徴とする多層セラミック回路基板。
2. （２）　三次元配線を有する多層セラミック回路基板の
   製造方法において、 予め複数枚のグリーンシート（１１）の所定位置に抵抗
   器用穴（１２）を形成し、この穴（１２）に抵抗体（１
   ３）を設ける工程と、 前記グリーンシート（１１）の各層から表面に設けた他
   の電極部（１６）に達する独立した引き出し線路（１４
   ）を形成する工程と、 前記グリーンシート（１１）を位置合わせして積層した
   のち焼成する工程とを含むことを特徴とする多層セラミ
   ック回路基板の製造方法。