JPS6017939Y2 - 集積回路装置 - Google Patents

Description

【考案の詳細な説明】 この考案は電力増幅回路を組み込んだ半導体集積回路、
特に信号増幅用入力回路と大電流出力用出力回路を含む
電力増幅器を複数個同一半導体基板に集積化した半導体
集積回路に関する。

従来、この種既知の電力増巾回路用半導体集積回路にお
いては複数個の電力増巾器の相互干渉を抑えるために各
々の増巾器を構成する回路素子に独立に電源供給するよ
うにすると共にモノリシック電力増巾回路の製造に当っ
て生じるポンディングパッドと端子を接続するためのホ
ンディング線あるいは端子の導体抵抗分による干渉を抑
えるために接地端子も別々に設けるようにしていた。

更に一個のモノリシック電力増巾器の製造に当っては、
入力回路を含む高利得増巾段及び大電流を出力する出力
段の接地配線あるいは接地端子を共通部分とすることは
この接地端子が出力電流の経路の一部となり、ボンディ
ング線あるいは端子の導体抵抗に電圧降下を生じ、この
電圧降下にもとづく電圧差が入力段に帰還し、その結果
、入力信号に対し出力信号が歪むという欠点がある。

この欠点を防ぐため、出力回路とその他の回路との接地
電位を各々別々の接地端子から供給して接地配線の電圧
降下による電圧が前段の回路に帰還しないようにしてい
る。

このような電力増巾器を例えば２つ組み込んだ従来の半
導体集積回路は、第１図に模式的に示すように１つの半
導体基板５１に出力回路部とその他の回路である入力回
路触とで構成される電力増巾器と出力回路ＡＢ’と入力
回路んＶとで構成される電力増幅器とが形成されており
、入力回路ＡＡ、 ＡＡ’にはそれぞれ入力端子５２．
５３から入力信号が加えられ、出力回路ＡＢ、 ＡＢ’
の出力信号はそれぞれ出力端子５５．５９から取り出さ
れている。

又電源電圧は電源端子５４から入力回路触と出力回路Ａ
Ｂとに供給され、電源端子５８から入力回路んＶと出力
回路ＡＢ’とに供給されている。

一方接地電位は別々に設けられた接地端子５７．５６，
６１，６０からそれぞれ入力回路舷、出力回路ＡＢ、入
力回路ＡＡ’、出力回路部′に印加されている。

このコンデンサ等が必要な場合にはコンデンサ１つに対
し１つ又は２つの外付端子が半導体基板５１に設けられ
る。

このように従来のモノリシック電力増巾回路においては
端子数特に接地端子を多数必要と腰このため半導体基板
や容器が大きくなったり複雑になったりして、集積回路
の製造が複雑かつコストが高くなるばかりでなく、集積
回路基板を搭載する容器が大きくなり実装密度も低くな
る。

この考案の目的は、集積回路の端子数を最小に減少しか
つ配線抵抗にもとづぐ電圧帰還をなくし、特に製造の容
易なモノリシック集積回路の電力増巾回路を提供せんと
するものである。

この考案によれば、Ｂ級プッシュプル回路等で構成され
る出力回路とその他の信号増巾回路等の入力回路とから
なる電力増巾器を複数個（ここでは２個の例で説明する
）同一半導体基板に集積化した電力増巾回路において、
電力増巾器の入力回路の接地配線同志を第１の共通接地
端子に接続し、更に電力増巾器の出力回路の接地配線同
志を第２の共通接地端子に接続したモノリシック電力増
巾回路を得る。

次に図面を参照して本考案をより詳細に説明する。

第２図に糸す一実施例において、点線内増巾回路１はモ
ノリシック集積回路部分を示し、二個の電力増巾器Ａ、
Ｂは中央に対して対称に構成要素を配されており、そ
の構成、回路動作については一方の電力増巾器について
のみ記すこととし、他方についても同様である。

第２図に示す半導体集積回路１にはｍ個のポンディング
パッド又は出力端子を設け、これらに各々２〜７，２′
〜３′。

５′〜６′の番号をつける。

第２図による実施例において、端子３に加えられた入力
信号はエミッタホロアトランジスタ１２および直流レベ
ルシフトダイオード１３を通してトランジスタ１６のベ
ースに加えられ、トランジスタ１６．１７で構成した差
動増巾器で増巾されてトランジスタ１６のコレクタに出
力されると共に、トランジスタ２３．２４をダーリント
ン接続してなる前置駆動トランジスタ２３−２４に加え
られ、この前置駆動トランジスタ２３−２４で増巾され
た後、トランジスタ２７．２８で構威した複合ＮＰＮ
）ランジスタと、トランジスタ２９゜３０で構威した複
合ＰＮＰ トランジスタからなるシングルエンデツドプ
ッシュプル回路を通して、端子６およびコンデンサＣｏ
を介して負荷ＲＬに出力される。

抵抗１１はトランジスタ１２のベース電流の電流経路で
あり一端が接地端子４に接続されており、差動増巾器１
６−１７の負荷抵抗１８の一端及び前置駆動トランジス
タ２４のエミッタも接地端子４に接続されている。

抵抗２０、ダイオード２１で入力回路にバイアスする電
圧源を構威しており、ダイオード２１の一端は接地端子
４に接続されており電流源１９は抵抗２２を通して出力
端子６のバイアス電圧が供給電源電圧の概ね半分の電圧
値に設定するものであり、ダイオード２６はバイアス決
定及び温度補償用のダイオードである。

出力回路は複合ＮＰＮトランジスタ２７−２８と複合Ｐ
ＮＰ ）ランジスタ２９−３０からなるシングルエンデ
ツドプッシュプル回路で構威し、終段トランジスタ２８
及び３０は大電流出力トランジスタであり、トランジス
タ３０のエミッタは接地端子７に接続されている。

上記構成の電力増巾器Ａと、更にそれと同様な電力増巾
器Ｂを同一半導体集積基板に集積化腰二出力（二チャン
ネル）の電力増巾回路を一個のモノリシック集積回路と
して構成する。

上記構成の電力増巾回路は、入力信号印加時においては
抵抗１１、トランジスタ２４に流れる信号電流は接地端
子４を介して接地に流れ込む一方出力トランジスタ２８
及び３０は交互にオン・オフを繰り返しており、トラン
ジスタ３０のエミッタから接地端子７を介して接地に流
れ込む信号電流もオン・オフしている。

集積回路に符するポンディングパッド−ボンディング線
一端子の一連の導体抵抗分は非常に小さい値である。

かかる導体抵抗にもかかわらず、それの経路電流の大小
により電圧降下分も異なり、その電圧差が問題となる。

接地端子４を介して流れる信号電流は、入力回路を含む
利得増巾段の信号電流であり、概して余り大きくなくポ
ンディングパッド４及びポンディングパッド４に配線さ
れる接地ラインへ接続される回路素子の接続点は接地電
圧と、はとんど電圧差をもたない。

一方接地端子７を介して流れる信号電流は大きくトラン
ジスタ３０のエミッタと接地電圧には半サイクルの信号
電圧成分が生じる。

この信号電圧差がポンディングパッド４に発生した場合
にはたとえば抵抗１１を通して入力端子３に入力信号と
重畳し、出力端子６に出力される出力信号は入力信号に
対し、歪んだ信号となる悪影響なる。

しかるに接地端子を上記構成のように端子４及び７の２
つに設けることにより上記のような弊害を除去できる。

更に、他方の電力増巾器の入力回路を含む利得増巾段、
及びバイアス回路の接地ラインはポンディングパッド４
に接続されており、出力回路の接地ラインはポンディン
グパッド７に接続されており、ポンディングパッド４及
び７を介して接地に流れる信号電流は各々の電力増巾器
で共通電流経路となるが、ポンディングパッド４の接地
に対する電圧差は、はとんどなく、又、ポンディングパ
ッド７の接地に対する電圧差が出力トランジスタ３０及
び３０′のエミッタに加えられてもそれらトランジスタ
のベースはＰＮＰトランジスタ２９及び２９′のコレク
タから電流駆動されているため、それらトランジスタの
コレクタすなわち出力端子６及び６′に出力されるのは
非常に小さく、電力増巾器間の相互干渉は極めて少ない
。

第３図はこの考案の更に他の実施例であって、電力増巾
回路は入力回路ＢＡ、 ＢＡ’出力回路ＢＢ。

ＢＢ’からなる電力増巾器を同一の半導体基板８１に設
け、これを容器７１に取り付けたものである。

半導体基板８１には入力回路ＢＡ、 ＢＡ’、出力回路
ＢＢ、 ＢＢ’の外にポンディングパッド８０〜８９が
設けられており、容器７１には半導体基板８１を載置す
る外に端子７２〜７９が設けられており、ポンディング
パッド８０〜８９と各端子７２〜７９との間は各々ボン
ディング線９０（９０の符号はポンディングパッド８０
て外部導出出力端子７２と接続するボンディング線９０
にのみ付す）で接続されている。

信号入力端子７２．７３とポンディングパッド８０．８
１信号出力端子７５．７８とポンディングパッド８３．
８７、ｉｔ源供給端子７４．７７とポンディングパッド
８２゜８６、入力回路ＢＡ、 ＢＡ’の接地端子７９と
ポンディングパッド８Ｂ、８９、出力回路ＢＢ、 ＢＢ
’の接地端子７６とポンディングパッド８４．８５とを
ボンディング線９０で接続されている。

入力回路ＢＡ、 ＢＡ’の接地ラインはそれぞれポンデ
ィングパッド８８．８９に接続されており、出力回路Ｂ
Ｂ、 ＢＢ’の接地ラインはそれぞれポンディングパッ
ド８４．８５に接続されている。

かかる電力増巾回路においては、入力回路ＢＡ、 ＢＡ
’の接地ライン及び出力回路ＢＢ、 ＢＢ’の接地ライ
ンはそれぞれ外部導出接地端子７９及び７６で共通に接
続されているため、ボンディング線９０の抵抗に生じる
信号成分が電力増巾器間に相互に影響せず、第２図の一
実施例の如く半導体基板上で接地ライン同志を接続した
場合の電力増巾器間の相互干渉より更に少なくなる。

このように、本考案によれば、２つの電力増幅器を組み
込んでも接地端子は２つでよく、この時配線抵抗の電圧
降下による電圧帰還もない。

又従来の半導体集積回路に比して接地端子数を減少でき
るので、半導体基板及び容器を小型かつ高密度にできる
。

又余分な端子を必要としないので集積回路の製造も容易
にかつ安価にできる。

【図面の簡単な説明】

第１図は従来の電力増巾回路のブロック図、第２図はこ
の考案の一実施例を示す回路図、第３図はこの考案の他
の実施例を示すブロック図である。 １２．１２’・・・・・・エミッタホロアトランジスタ
、１６，１６’、１７，１７’・・・・・・差動トラン
ジスタ、２３，２３’、２４，２４’・・・・・・前置
駆動トランジスタ、２８．２８’、３０．３０’・・・
・・・出力トランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 ■ 第１および第２の外部導出リードと、入力端子に供
   給された入力信号を増幅する信号増幅回路およびこの信
   号増幅回路の出力を電力増幅する出力回路を夫々が備え
   かつ両方とも一つの半導体基板上に形成された第１およ
   び第２の電力増幅器とを有し、前記半導体基板上には、
   前記第１の電力増幅器における前記信号増幅回路を構成
   する各回路素子のための共通接地ラインとなる第１の接
   地ラインと、前記第２の電力増幅器における前記信号増
   幅回路を構成する各回路素子のための共通接地ラインで
   あって前記各回路素子と接続する部分では前記第１の接
   地ラインの前記各回路素子と接続する部分とは独立して
   形成されている第２の接地ラインと、前記第１の電力増
   幅器における前記出力回路のための接地ラインとなる第
   ３の接地ラインと、前記第２の電力増幅器における前記
   出力回路のための接地ラインであって前記第２の電力増
   幅器における前記出力回路の回路素子と接続される部分
   は前記第３の接地ラインの前記第１の電力増幅器におけ
   る前記出力回路の回路素子と接続される部分とは独立し
   て形成された第４の接地ラインとかさらに設けられ、前
   記第１および第２の接地ラインは最終的に前記第１の外
   部導出リードに共通に接続され、前記第３および第４の
   接地ラインは最終的に前記第２の外部導出リードに共通
   に接続されていることを特徴とする集積回路装置。 ２ 前記第１および第２の接地ラインは前記半導体基板
   上で合流して前記半導体基板上に形成された第１のポン
   ディングパッドに接続され、前記第３および第４の接地
   ラインは前記半導体基板上に合流して前記半導体基板上
   に形成された第２のポンディングパッドに接続され、前
   記第１および第２のポンディングパッドは前記第１およ
   び第２の外部導出リードに夫々接続されていることを特
   徴とする実用新案登録請求の範囲第１項記載の集積回路
   装置。 ３ 前記第１乃至第４の接地ラインは前記半導体基板上
   に形成された第１乃至第４のポンディングパッドに互い
   に独立して夫々接続され、前記第１および第２のポンデ
   ィングパッドは前記第１の外部導出リードに、前記第３
   および第↓のポンディングパッドは前記第２の外部導出
   リードに夫々共通接続されていることを特徴とする実用
   新案登録請求の範囲第１項記載の集積回路装置。 ４ 前記第１の電力増幅器は第３の外部導出リードを介
   して、前記第２の電力増幅器は第４の外部導出リードを
   介して夫々動作電圧が別々に供給されていることを特徴
   とする実用新案登録請求の範囲第１項、第２項、または
   第３項記載の集積回路装置。