JPS6017945Y2 - 加算式抵抗減衰器 - Google Patents
加算式抵抗減衰器Info
- Publication number
- JPS6017945Y2 JPS6017945Y2 JP2398077U JP2398077U JPS6017945Y2 JP S6017945 Y2 JPS6017945 Y2 JP S6017945Y2 JP 2398077 U JP2398077 U JP 2398077U JP 2398077 U JP2398077 U JP 2398077U JP S6017945 Y2 JPS6017945 Y2 JP S6017945Y2
- Authority
- JP
- Japan
- Prior art keywords
- attenuator
- terminal
- insulating substrate
- additive
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Attenuators (AREA)
Description
【考案の詳細な説明】
この考案は？ｒ（パイ）形の抵抗減衰器を複数個並設し
た半固定の加算式抵抗減衰器に関するものである。
た半固定の加算式抵抗減衰器に関するものである。
一般に抵抗減衰器にはＴ形とπ形があるが、それぞれの
構成抵抗のうち低い値の抵抗を比較するとπ形の方がそ
の抵抗値が大きいので面積抵抗の大きい抵抗膜が利用で
きので作り易く、π形の抵抗減衰器が広く製作、使用さ
れている。
構成抵抗のうち低い値の抵抗を比較するとπ形の方がそ
の抵抗値が大きいので面積抵抗の大きい抵抗膜が利用で
きので作り易く、π形の抵抗減衰器が広く製作、使用さ
れている。
即ち、加算式抵抗減衰器として普通は第１図に示すπ形
抵抗減衰器を第２図のように並列に配置し、その減衰端
子間を加算的に結線することにより所期の減衰量を得る
構造のものが多い。
抵抗減衰器を第２図のように並列に配置し、その減衰端
子間を加算的に結線することにより所期の減衰量を得る
構造のものが多い。
ここで例えば入力インピーダンスが６００Ωの場合抵抗
器の構成は減衰量に応じて次のような値となる。
器の構成は減衰量に応じて次のような値となる。
ここでＲＥは並列抵抗、ＲＴは直列抵抗を示す。
減衰量 ＲＥ （ＫΩ） ＲＴ（Ω）０ ５ｄＢ
２０．８３６ ３４．５８４１
ｄＢ １０．４３６ ６９．２２２
２ ｄＢ ５．２３５ １３９．
３７４ ｄＢ ２．６５１６ ２８６
．１８８ ｄＢ １．３９３７ ６３
４．１４１６ ｄＢ Ｏ，８２６０１８４
５，４第２図は４段構成の加算式減衰器の回路の１例を
示す。
２０．８３６ ３４．５８４１
ｄＢ １０．４３６ ６９．２２２
２ ｄＢ ５．２３５ １３９．
３７４ ｄＢ ２．６５１６ ２８６
．１８８ ｄＢ １．３９３７ ６３
４．１４１６ ｄＢ Ｏ，８２６０１８４
５，４第２図は４段構成の加算式減衰器の回路の１例を
示す。
ここでＡ１．Ａ２．Ａ３及びＡ４は第１図に示した抵抗
減衰器であり、減衰量をそれぞれｌ。
減衰器であり、減衰量をそれぞれｌ。
２、４．８ｄＢとする。
それぞれの端子を２，３；４．５；６，７；８，９、入
力及び出力端子をそれぞれ１，１０とする。
力及び出力端子をそれぞれ１，１０とする。
この例において端子１−２．３−６．７−１０を結べば
加算的にｌｄＢ ＋４ｄＢ ： ５ＣＩＢとして５ｄＢ
の減衰量が得られる。
加算的にｌｄＢ ＋４ｄＢ ： ５ＣＩＢとして５ｄＢ
の減衰量が得られる。
以上のように単独及び相互に接続することで１〜１５ｄ
Ｂの減衰が可能である。
Ｂの減衰が可能である。
ところで抵抗減衰器おいて高周波特性を良好にするため
には漂遊インダクタンス及び漂遊容量が少ないことが望
ましい。
には漂遊インダクタンス及び漂遊容量が少ないことが望
ましい。
このため抵抗器としてはできるだけ小型として、平面的
に作製すれば、良い特性が得られる。
に作製すれば、良い特性が得られる。
最近この種の抵抗減衰器として実開昭４９−１４５５４
３号に開示されているように、各減衰器エレメントを膜
電極および別体の膜チップ抵抗をもって形成し、一枚の
絶縁基板の片面あるいは両面にはんだ等で付着させ各エ
レメントの入出力端子よりリード線を出し、このリード
を選択的に外部接続する抵抗減衰器が開発されている。
３号に開示されているように、各減衰器エレメントを膜
電極および別体の膜チップ抵抗をもって形成し、一枚の
絶縁基板の片面あるいは両面にはんだ等で付着させ各エ
レメントの入出力端子よりリード線を出し、このリード
を選択的に外部接続する抵抗減衰器が開発されている。
然るにこの抵抗減衰器は、基板に付着させる前に、別体
の個々の膜チップ抵抗器を抵抗調整器（例えばレーザ一
式トリミング装置等）に装着し、トリミングし、取外し
、保管した後、選択して基板に半田等で付着させる等多
くの工程を経て後形成されるものであり、原価を上昇さ
せる要因がある。
の個々の膜チップ抵抗器を抵抗調整器（例えばレーザ一
式トリミング装置等）に装着し、トリミングし、取外し
、保管した後、選択して基板に半田等で付着させる等多
くの工程を経て後形成されるものであり、原価を上昇さ
せる要因がある。
また上記リード線同志を選択的に外部に接続するに際し
、リード線に剛性があるため、可成りの手際が要求され
ると共に、まわりに相当なスペースをとって機器内に配
置することが避けられず、小形化を妨げる欠点がある。
、リード線に剛性があるため、可成りの手際が要求され
ると共に、まわりに相当なスペースをとって機器内に配
置することが避けられず、小形化を妨げる欠点がある。
また一般に閉回路を形成する抵抗回路網の個々のエレメ
ントの抵抗値を閉回路のま）個別に測定することは並列
抵抗の影響があるため困難である。
ントの抵抗値を閉回路のま）個別に測定することは並列
抵抗の影響があるため困難である。
本考案は、これらの事情に鑑みてなされたもので、高周
波特性が良好であると共に、製作方法が改善され、減衰
組合せや検査の便利さを備え、かつ構成エレメント毎の
抵抗値測定が可能なスペース利用率の良いπ形抵抗減衰
器を得ることを目的とする。
波特性が良好であると共に、製作方法が改善され、減衰
組合せや検査の便利さを備え、かつ構成エレメント毎の
抵抗値測定が可能なスペース利用率の良いπ形抵抗減衰
器を得ることを目的とする。
この目的を実現するために本考案は、１枚の絶縁基板の
片面に蒸着あるいはスクリーンプリント方式等により平
板状の平行な配置で直接に付着させてπ形抵抗減衰器の
構成抵抗とすると共に、板状の端子を用いて接続結線を
極小スペースで容易に行ない得るようにし、さらに各構
成エレメントの精密トリミングを行った後に別体の接続
金具を用いて閉回路を形成したものである。
片面に蒸着あるいはスクリーンプリント方式等により平
板状の平行な配置で直接に付着させてπ形抵抗減衰器の
構成抵抗とすると共に、板状の端子を用いて接続結線を
極小スペースで容易に行ない得るようにし、さらに各構
成エレメントの精密トリミングを行った後に別体の接続
金具を用いて閉回路を形成したものである。
以下本考案の実施例につき図面と共に説明する。
第２図は４段構成の加算式抵抗減衰器の回路図、第３図
は第２図に対応する４段抵抗減衰器の実施例の構成部品
の分解斜視図、第４図はその組立断面図、第５図は他の
実施例（５段のもの）の基板の平面図である。
は第２図に対応する４段抵抗減衰器の実施例の構成部品
の分解斜視図、第４図はその組立断面図、第５図は他の
実施例（５段のもの）の基板の平面図である。
実施例において加算式抵抗減衰器はモールド等でできた
矩形状の端子基板Ｂ１接続金具Ｃ１抵抗基板ＤケースＥ
及び端子Ｆで構成され、端子Ｆを端子基板Ｂに固着後、
相互に係合積重ねハンダ付して組立てられる。
矩形状の端子基板Ｂ１接続金具Ｃ１抵抗基板ＤケースＥ
及び端子Ｆで構成され、端子Ｆを端子基板Ｂに固着後、
相互に係合積重ねハンダ付して組立てられる。
端子基板Ｂには長手方向の両側縁近くに夫々４個、他の
２辺の縁近くに夫々１個合計ｗ個の保合端子孔が設けら
れこれに係合する端子Ｆを第４図に示すように肩部Ｆ２
を利用し肩部Ｆ４で端子基板Ｂにカシメて固着する。
２辺の縁近くに夫々１個合計ｗ個の保合端子孔が設けら
れこれに係合する端子Ｆを第４図に示すように肩部Ｆ２
を利用し肩部Ｆ４で端子基板Ｂにカシメて固着する。
端子Ｆは下側に外部端子Ｆ□、上側に細い突起９．及び
保持肩部Ｆ２．Ｆ５を備えている。
保持肩部Ｆ２．Ｆ５を備えている。
外部端子Ｆ□はできるだけ短かい長さとし、先端は細い
リード線を容易にはんだ付けできるよう割り又は凹部を
有する形状のものである。
リード線を容易にはんだ付けできるよう割り又は凹部を
有する形状のものである。
第３図に示す端子１〜１０は第２図に示す端子１〜１０
に対応するものであり、第３図の如く配置する。
に対応するものであり、第３図の如く配置する。
また端子１及び１０の突起部Ｆ６は他のものよりや）長
く形成され、組立後ケースＥから突出し信号回路への接
続端子となる。
く形成され、組立後ケースＥから突出し信号回路への接
続端子となる。
接続金具Ｃは第３図に示すように、Ｕ字状の導電性金属
よりなり、その巾は、端子板中央部に配置されたとき端
子１，２．・・・・・・１０に触れず、後述の抵抗基板
りの８個の中央端子孔に係合する突出端子Ｃ工、〜Ｃ１
４，Ｃ２１〜Ｃ２４が両辺肩部より平行にそれぞれ４本
づつ設けられている。
よりなり、その巾は、端子板中央部に配置されたとき端
子１，２．・・・・・・１０に触れず、後述の抵抗基板
りの８個の中央端子孔に係合する突出端子Ｃ工、〜Ｃ１
４，Ｃ２１〜Ｃ２４が両辺肩部より平行にそれぞれ４本
づつ設けられている。
接続金具Ｃの両辺肩部の高さＨは前記端子基板Ｂの端子
Ｆの肩部Ｆ５の高さＫと等しいか又はそれより多少低く
作られている。
Ｆの肩部Ｆ５の高さＫと等しいか又はそれより多少低く
作られている。
また接続金具Ｃのほぼ中央部から１本の突出端子Ｃ２５
が上記突出端子Ｃ４、〜Ｃ１４，Ｃ２１〜Ｃ２４よりも
長い寸法で形成され組立後は抵抗基板りを貫通しケース
Ｅから突出し信号回路のアースへの接続端子となる。
が上記突出端子Ｃ４、〜Ｃ１４，Ｃ２１〜Ｃ２４よりも
長い寸法で形成され組立後は抵抗基板りを貫通しケース
Ｅから突出し信号回路のアースへの接続端子となる。
抵抗基板りは大きいが端子基板Ｂより１回り小さいセラ
ミック等の矩形の絶縁基板より戒り、これを貫通して端
子基板Ｂの端子Ｆ及び接続金具Ｃの突出端子を適当の隙
間をもって係合させるため、１６個の端子孔Ｄ１〜Ｄ４
．Ｄ□、〜Ｄ１４．Ｄ２１〜Ｄ２４．Ｄ３□〜Ｄ３４が
平行４段に設けられ、さらに前記突出端子Ｃ２５が貫通
するための穴Ｄ２５がほぼ中央部に設けられている。
ミック等の矩形の絶縁基板より戒り、これを貫通して端
子基板Ｂの端子Ｆ及び接続金具Ｃの突出端子を適当の隙
間をもって係合させるため、１６個の端子孔Ｄ１〜Ｄ４
．Ｄ□、〜Ｄ１４．Ｄ２１〜Ｄ２４．Ｄ３□〜Ｄ３４が
平行４段に設けられ、さらに前記突出端子Ｃ２５が貫通
するための穴Ｄ２５がほぼ中央部に設けられている。
端子Ｕ□〜Ｄ３４の周囲の抵抗基板上にはハンダ付及び
抵抗部接続のための導電ランドが設けられ、この導電ラ
ンド間には第２図の抵抗１１．１２・・・２２に対応す
る抵抗部１１〜２２が蒸着又はスクリーンプリント方法
等で図に示すように基板りにその短辺に平行に同じ長さ
で２列に直付けに形成されている。
抵抗部接続のための導電ランドが設けられ、この導電ラ
ンド間には第２図の抵抗１１．１２・・・２２に対応す
る抵抗部１１〜２２が蒸着又はスクリーンプリント方法
等で図に示すように基板りにその短辺に平行に同じ長さ
で２列に直付けに形成されている。
直列抵抗１１．１４，１７，２０の一端に接続する各導
電パスＥＣが基板りの長手軸センターを横切って設けら
れている。
電パスＥＣが基板りの長手軸センターを横切って設けら
れている。
ここで第１図及び第２図に対応する片側アースの抵抗皮
膜１２，１３；１５，１６；１８．１９；２１，２２に
接続するアース側の導電ランドＤＰ及び端子孔Ｄ１１〜
Ｄ□４．Ｄ２□〜Ｄ２．は第３図及び第４図に示すよう
に、抵抗基板りの略中央部で、かつ長手方向に２列に配
置されていることとなる。
膜１２，１３；１５，１６；１８．１９；２１，２２に
接続するアース側の導電ランドＤＰ及び端子孔Ｄ１１〜
Ｄ□４．Ｄ２□〜Ｄ２．は第３図及び第４図に示すよう
に、抵抗基板りの略中央部で、かつ長手方向に２列に配
置されていることとなる。
従って、各抵抗１１〜２２はそれぞれ独立しているので
、その抵抗値をそれぞれ個別に測定してトリミングを行
うことができ、さらにトリミングを行う治具、工具（例
えばレーザートリミング装置）の移動方向を簡素化する
ことができ、低コストで抵抗基板りを製作することがで
きる。
、その抵抗値をそれぞれ個別に測定してトリミングを行
うことができ、さらにトリミングを行う治具、工具（例
えばレーザートリミング装置）の移動方向を簡素化する
ことができ、低コストで抵抗基板りを製作することがで
きる。
Ｅは合成樹脂等の絶縁物よりなる箱状のケースで、下部
の開口部には端子基板Ｂと係合してこれを固着するスナ
ップ脚を有し、天板には上述の各端子１，１０．Ｃ２５
を貫通せしめる孔４１，４２．４３が、それぞれ対応す
る部位に設けられている。
の開口部には端子基板Ｂと係合してこれを固着するスナ
ップ脚を有し、天板には上述の各端子１，１０．Ｃ２５
を貫通せしめる孔４１，４２．４３が、それぞれ対応す
る部位に設けられている。
以上のような部品により構成される本考案の組立は抵抗
基板りの各抵抗部毎に精密な抵抗値を得たのち、下方よ
り接続金具Ｃの突出端子Ｃ１１〜Ｃ１１，Ｃ２１〜Ｃ２
４及びＣ２５を端子孔Ｄ１１〜Ｄ１４．Ｄ２１〜Ｄ２４
及びＤ２．並びに抵抗基板りの中央部の孔４３に挿入し
、さらに端子基板Ｂの端子Ｆの突出端子２〜９を基板り
の端子孔Ｄ１〜Ｄ４及びＤ３、〜Ｄ３４に挿入し、かつ
突出端子１，１０を基板りの凹部Ｇ１．Ｇ２に嵌合しつ
つ端子基板Ｂの上に重ねたのち、端子１，１０およびＣ
２，以外の突出部分を曲げ、半田浸漬等により各導電ラ
ンドと各端子Ｆおよび接続金具Ｃとを結線する。
基板りの各抵抗部毎に精密な抵抗値を得たのち、下方よ
り接続金具Ｃの突出端子Ｃ１１〜Ｃ１１，Ｃ２１〜Ｃ２
４及びＣ２５を端子孔Ｄ１１〜Ｄ１４．Ｄ２１〜Ｄ２４
及びＤ２．並びに抵抗基板りの中央部の孔４３に挿入し
、さらに端子基板Ｂの端子Ｆの突出端子２〜９を基板り
の端子孔Ｄ１〜Ｄ４及びＤ３、〜Ｄ３４に挿入し、かつ
突出端子１，１０を基板りの凹部Ｇ１．Ｇ２に嵌合しつ
つ端子基板Ｂの上に重ねたのち、端子１，１０およびＣ
２，以外の突出部分を曲げ、半田浸漬等により各導電ラ
ンドと各端子Ｆおよび接続金具Ｃとを結線する。
しかる後にケースＥをかぶせ、その天板の３個所の孔４
１，４２゜４３から端子１＝ １０．Ｃ２５の突出部
を突出させつつ端子基板Ｂと係合させてこれを固着させ
る。
１，４２゜４３から端子１＝ １０．Ｃ２５の突出部
を突出させつつ端子基板Ｂと係合させてこれを固着させ
る。
以上説明したように、本考案は蒸着あるいはスクリーン
プリント等により１枚の平面絶縁基板上にπ形の抵抗減
衰器の複数個の全抵抗を皮膜抵抗として複数列、平行に
、同一長さで直付けした構造であり、別体の接続金具を
組付けるまでは、上記各抵抗はそれぞれ別個にその抵抗
値の測定、修正が可能な構成であるため、漂遊・ｆンダ
クタンス及び漂遊容量が少なく、抵抗の測定、修正が正
確かつ容易であり、総合製作工数が低減できる効果があ
る。
プリント等により１枚の平面絶縁基板上にπ形の抵抗減
衰器の複数個の全抵抗を皮膜抵抗として複数列、平行に
、同一長さで直付けした構造であり、別体の接続金具を
組付けるまでは、上記各抵抗はそれぞれ別個にその抵抗
値の測定、修正が可能な構成であるため、漂遊・ｆンダ
クタンス及び漂遊容量が少なく、抵抗の測定、修正が正
確かつ容易であり、総合製作工数が低減できる効果があ
る。
また、外部端子は小形で選択配線するリード線がはんだ
付けし易い形状であるためこれを接続するスペースを著
しく小さくすることができるものであり、機器の小形化
に資することが大である。
付けし易い形状であるためこれを接続するスペースを著
しく小さくすることができるものであり、機器の小形化
に資することが大である。
第１図は単独のπ形抵抗器、第２図は４段構成の加算式
減衰器それぞれの回路図、第３図は本考案実施例の構成
部品の斜視図、第４図はその組立断面図、第５図は抵抗
基板の他の実施例の平面図である。 Ｂ：端子基板、Ｃ：接続金具、Ｄ：抵抗基板、Ｅ：ケー
ス、Ｆ：端子、１〜１０：端子、１１〜２２：抵抗皮膜
、ＤＰ＝導電ランド、ＥＣ：導電パス。
減衰器それぞれの回路図、第３図は本考案実施例の構成
部品の斜視図、第４図はその組立断面図、第５図は抵抗
基板の他の実施例の平面図である。 Ｂ：端子基板、Ｃ：接続金具、Ｄ：抵抗基板、Ｅ：ケー
ス、Ｆ：端子、１〜１０：端子、１１〜２２：抵抗皮膜
、ＤＰ＝導電ランド、ＥＣ：導電パス。
Claims (2)
- （１）１枚の平板状の絶縁基板上に複数段のπ（パイ）
形の抵抗減衰器ユニットを設け、入出力端子及び各段に
設けた外部端子を選択接続する加算式抵抗減衰器におい
て、 上記抵抗減衰器を構成するすべての抵抗を、はＳ゛等し
い長さで上記絶縁基板の長手方向の平行な２本の仮想線
上に適宜間隔を隔て）この線と直角方向で互に平行に配
置して上記各抵抗減衰器ユニットの２個の並列抵抗のア
ース側の端部を上記絶縁基板の長手方向中央線付近で隔
離対向するごとくして上記基板上に薄膜状に直付けし、
該両端部間を別体の接続金具で各段共通に接続する構造
を特徴とする加算式抵抗減衰器。 - （２）入出力端子及び各段に設けた外部端子が短かい板
状で先端にリード線を接続するに適した割り又は凹部を
有する実用新案登録請求の範囲第１項記載の加算式抵抗
減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2398077U JPS6017945Y2 (ja) | 1977-03-02 | 1977-03-02 | 加算式抵抗減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2398077U JPS6017945Y2 (ja) | 1977-03-02 | 1977-03-02 | 加算式抵抗減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53119837U JPS53119837U (ja) | 1978-09-22 |
| JPS6017945Y2 true JPS6017945Y2 (ja) | 1985-05-31 |
Family
ID=28861591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2398077U Expired JPS6017945Y2 (ja) | 1977-03-02 | 1977-03-02 | 加算式抵抗減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017945Y2 (ja) |
-
1977
- 1977-03-02 JP JP2398077U patent/JPS6017945Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53119837U (ja) | 1978-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4747456A (en) | Load cell and temperature correction of the same | |
| US4272739A (en) | High-precision electrical signal attenuator structures | |
| JPH10189318A (ja) | ネットワーク抵抗器の製造方法 | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JPS58220513A (ja) | 電子部品 | |
| JP3058097B2 (ja) | サーミスタチップ及びその製造方法 | |
| JPS6017945Y2 (ja) | 加算式抵抗減衰器 | |
| US4220834A (en) | Telephone line attenuator network and attenuator pad therefor | |
| GB2227883A (en) | Adjustable multilayer capacitor | |
| JPH02132876A (ja) | 混成集積回路装置の製造方法 | |
| KR20070009720A (ko) | 복합 소자 | |
| JP2540440Y2 (ja) | チップ形サーミスタセンサ | |
| JPH0328549Y2 (ja) | ||
| JPS6126302A (ja) | 電力分配器 | |
| JPS5818248Y2 (ja) | 可変抵抗減衰器 | |
| JPH0610643Y2 (ja) | ネットワーク電子部品 | |
| JP2544438Y2 (ja) | チップ型温度可変固定減衰器 | |
| JPS60208801A (ja) | チツプ抵抗器 | |
| JPS6114178Y2 (ja) | ||
| JPS6244483Y2 (ja) | ||
| JPH0252405A (ja) | チップ抵抗器 | |
| JPH0410641Y2 (ja) | ||
| JP2003297670A (ja) | チップ型複合部品 | |
| JP2692916B2 (ja) | 高周波電力分配器 | |
| JPS5847703Y2 (ja) | 電子部品保持具 |