JPS60208801A - チツプ抵抗器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 所業上の利用分野 木光明はチップ抵抗器に関覆るしの（ある１゜従来例の
構成とぞの問題点 ３Ｉｉ（＋、］］ヒビ−１−ターＶ　−１’　Ｉ＜笠、
人ｉ’ｉ’ｔの抵抗器を使用する機器の゛出現に、よっ
て抵抗器の形態ら進展し、Ｊｌｔ抗ネッ１−ワークやチ
ップ抵抗器？９、小形、軽量、高集（＾化へと変貌して
さている。、又、チップ抵抗器は高周波特ｆ１に優れ、
プリント基板に接着後、半ｌ−Ｉ］ｆζｊりがｉｌ　（
ｊヒｅ、ノノッしンブル］ス］・の大幅な低減ができる
。

従来のチップ抵抗器についＣ１第１図〜第４図を用い゛
て説明する。１第１図は従来のチップ抵抗器の外観斜視
図、第２図は第１図に８１プる■−■線に沿うｍｉ面図
、第３１ｚ１は同デツプ抵抗器の回路図【ｉδりる。

第２図に示づように、アルミプ基板などのセラミック基
鈑１の上に電極２ａ、２１＋を印刷、焼成などにより形
成し、次に抵抗体４を同様に印刷、焼成などにより形成
り〜る。その後、半１１食われの防１１や、半ＩＩＩ（
ζｊ性を良く覆るため、外部型４４５　ａ　。

５　ｂを半［１ｊ　（＝Ｊ法などにＪ：り取（＝ｊけ、
保：ａ膜６でパッケージして、第１図に示づような完成
品どなる。

しかしながらこの上うむ従来のチップ抵抗器では、第４
図のようなブリーダバイアス回路を構成づる場合、７ａ
、７１＋間と７ｂ、７ａ間どの抵抗比が重要となり、両
省のＶ［容差が相乗され、バイアス電ｆ［のばらつきの
要因となるー。このように、個々の値よりも両者の抵抗
比のｔｉ’ｉ疫が必要な場合というのは、回路中に多・
（存在Ｊる。これを２個対にして使用りることは非常に
ｒｓ　Ｌ、　＜　、個々の粘１良を」二げるＪ：う方法
はなかつ！、：。

発明の目的 本発明は上記従来の欠点を解消づるもので、従来２個使
用し℃い）ζ部品を１個で代用ぐさ、小型・化と精度の
向上とを実現でさるチップ抵抗器を提供することを目的
とする。

発明の構成・　゛ 上記目的を達成りるため、本発明のブツノ′抵抗器は、
第１の電極と第２の電極との間に配置？Ｔ　１ノ／に抵
抗体の任意の位置に第３の電極を段（）だしのである。

実施例の説明 以下、本発明の一実施例について、図面に基づいて説明
する。

第５図は本発明の一実施例にａ３Ｇノるチップ抵抗器の
外観斜視図、第６図は第５図にＪハＪるＶｌ−Ｖｌ線に
沿う断面図、第７図は同チップ抵抗器の回路図である。

第６図のように、セラミック基板８の士に、両端の第１
及び第２の電極９ａ、９ｂと、それらの間の適当な位置
に位置−４る第３の電極９Ｃとを、印刷、焼成などによ
り形成づる。次に抵抗体１０を第１〜第３の電極９８〜
９ＣにまたがるＪ：うに印刷、焼成などにより形成する
。その後、第１〜第３の外部電極１１８〜１１ｃを半田
付１ノ法などにより取付け、保護膜１２て・バックージ
して、第５図に承りような完成品と４「る。

以上のように構成された本実施例のチップ抵抗器につい
て、以下イの使用例を説明り゛る。′まず、例えば第７
図のような電気回路を１個のチップ抵抗器′ｃ梠成でき
る。りなわら、一方の端子が共通な２個の抵抗を１個の
チップ抵抗器で実現出来、小型化出来る。なお１．１０
ａは抵抗体１０の電極９ａ。

９０間部分、ｉｏｂは抵抗体１０の電極９ｂ　、９ｃ間
部分である。さらに、第４図のようなブリーダバイアス
回路のように両者の抵抗比が問題となる場合、まず一方
の抵抗１０ａあるいは１０ｂをレーザートリミングし、
その誤差を補正りるにうに他方の抵抗１０１ｚＳうるい
は１０ａをレーザートリミングづれば、高ｔｌ１１度の
抵抗比を持つチップ抵抗器が得られる。

第８図は別の実′施例にＪ’３　Ｕるチップ抵抗器の回
路図ぐ、上記実施例では第３の電極９Ｃを抵抗体１０の
中間部に設【ノだが、この実施例ｒ　１．ｉ、抵抗体１
３１７）−一端に第３の電極９Ｇを設（′Ｊ：第２の電
極９ｂど第３のｆｒｆ棒９Ｇとをブーツノ抵抗器内ＢＩ
Ｉ　”ｃ”導電体により接続したしのでｄうる。

発明の詳細 な説明したＪ、うに本発明に、Ｊ、れば、３　Ｃｈｉ　
ｊ’をイ１するチップ抵抗器としたので、従来２個の部
品を１個て゛ゼ４成りることが出λ（、桟器の小！１°
Ｊ化を実現出来る。まｌζ、レーザートリミング等によ
り、高ｆｉ’＋爪の抵抗比を持つチップ抵抗を拐ること
ができる。さらに、３１′ｉ向に外部端子を出すことに
より、半ＩＴＩ付・ｓｔ−性がよくなる。まＩＪ本発明
によるチップ抵抗器の両端をＭ源及びアースに接続し、
中間に得られる電圧をバイアス電圧としで、電子回路へ
供給する場合、製造工程において両抵抗の相対値が一定
となるにうじレーザーミーリミングしたしのを使用寸れ
ば、精！良のＪ：いバイアス電圧がｇＪられる。例えば
、−１ノの抵抗値をレーザー！・リミングした後、その
］−リリミタされた値の誤差を相殺するように他方の目
標値を設定づれば、得られるバイアス電圧の誤メイ−【
よ従来の約半分となり、回路の精度向１−が図れる。さ
らに、例えば、バイアス電圧によって利１艷１を調撃で
き′４１回路にＪ３いて、−ノ １−記バイアスを発生させる回路素子（づなわら本発明
のチップ抵抗器）をあらかじめ接続しない状態Ｃ１別電
源により上記バイアスを供給し、これをｉｊＪ変しＣ所
定の利１！７が得られた１１ｈの雷Ｌ１賄と同等のバイ
アス電圧が得られるにうに、別丁稈にて上記チップ抵抗
器をレーザーミーリミングして、最後に回路と接続Ｊる
方法が可能であり、これによれば、従来のアルミ〕基板
上の厚膜印刷抵抗をトリミングする方式に比べて、安価
にチ′−ツブ部品を使用して機能トリミングが実説ひき
る。

【図面の簡単な説明】

？１】１図は従来の１−ツノ（１（杭孔の外観斜視図、
第２図は第１図にＪハノる■−１［線にγ０うｊａｉ面
図、第３図（Ｊ、同チップ抵抗器の回路し１、第４図Ｇ
Ｊ、　／リーグパイノ７ス回路の回路図、第５図（、Ｌ
本発明の一実施例におりる１ツゾ抵抗器の外観斜視図、
第６図は第５図におりるＶ［−、Ｖｌ線に沿うＩｒＪｉ
面図、第７図は同チップ抵抗器の回路図、ｂ′１８図は
別の実施例にＪ５りるデツプ抵抗器の回路図である。 ゝ９ａ・・・第１の電極、９　ｂ・・・第２の電極、Ｏ
Ｃ・・・ｉ′（３の電極、１０．４３・・・抵抗体、ｌ
ｌａ・・・第１の外部型４？ｉ＋、１１１１・・・第２
の外部電極、１１ｃ・・・第３３の外部゛電極 代理人　ａ　木　貨　弘 第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １、第１の電極と第２の電極との間に配置ｌノた抵抗体
   の任意の位Ｋに第３の７１：ｉ　４４１を一、ニジ（）
   たチップ抵抗器。 ２、第１の電極に当接゛する第１の外部電極と第２の電
   極に当接する第２の外部電極との間に、第３の電極に当
   接づる第３の外部型１４＋を配「りした特許請求の範囲
   第１項記載のチップ抵抗器。