JPS60180333A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS60180333A JPS60180333A JP59037754A JP3775484A JPS60180333A JP S60180333 A JPS60180333 A JP S60180333A JP 59037754 A JP59037754 A JP 59037754A JP 3775484 A JP3775484 A JP 3775484A JP S60180333 A JPS60180333 A JP S60180333A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage vcc
- circuit
- power voltage
- control input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 claims abstract description 5
- 230000010355 oscillation Effects 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000035559 beat frequency Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電圧制御発振器に係り、特に、発振周波数に
対する電源電圧変動の影響を回避したものに関する。
対する電源電圧変動の影響を回避したものに関する。
第１図は、低電圧駆動のＦＭステレオ復調回路における
位相同期ループ（ＰＬＬ回路）に設置された電圧制御発
振器を示している。端子２には、ＦＭステレオ復調回路
からのＦＭ信号電圧ＶＩＮが加えられ、位相比較回路４
は、このＦＭ信号とＰＬＬ回路で検出されたパイロット
信号との位相比較を行う。その比較出力は、低域フィル
タ回路６を介して直流電圧に変換され、この直流電圧は
、制御入力として制御入力回路８に加えられて電流に変
換された後、自走発振回路１０に制御入力として加えら
れ、その発振周波数が制御される。この結果、発振周波
数は、例えば、ＦＭステレオ復調回路ではパイロット信
号周波数（ｆｏ＝１９．０Ｋ ｌｌｚ ）に同期（ロッ
ク）する。そして、制御入力回路８の動作電流は、電流
発生回路１２の定電流によって与えられている。
位相同期ループ（ＰＬＬ回路）に設置された電圧制御発
振器を示している。端子２には、ＦＭステレオ復調回路
からのＦＭ信号電圧ＶＩＮが加えられ、位相比較回路４
は、このＦＭ信号とＰＬＬ回路で検出されたパイロット
信号との位相比較を行う。その比較出力は、低域フィル
タ回路６を介して直流電圧に変換され、この直流電圧は
、制御入力として制御入力回路８に加えられて電流に変
換された後、自走発振回路１０に制御入力として加えら
れ、その発振周波数が制御される。この結果、発振周波
数は、例えば、ＦＭステレオ復調回路ではパイロット信
号周波数（ｆｏ＝１９．０Ｋ ｌｌｚ ）に同期（ロッ
ク）する。そして、制御入力回路８の動作電流は、電流
発生回路１２の定電流によって与えられている。
位相比較回路４は、トランジスタ１４．１６．１８．２
０及び抵抗２２．２４．２６．２８で構成され、トラン
ジスタ１４．１６とトランジスタ１８．２０との接続点
には、所定のバイアス電圧ＶＢ＋が加えられている。ト
ランジスタ１４．１６のベースにはパイロット信号Ｖｐ
が加えられ、一方、トランジスタ１８．２０のベースに
は反転パイロット信号Ｖｐが加えられているので、トラ
ンジスタ１４．１６とトランジスタ１８．２０とは交互
にスイッチングし、その出力部にはＰＬＬ回路側のパイ
ロット信号とＦＭステレオ復調回路側のパイロット信号
との位相差が電圧として検出される。
０及び抵抗２２．２４．２６．２８で構成され、トラン
ジスタ１４．１６とトランジスタ１８．２０との接続点
には、所定のバイアス電圧ＶＢ＋が加えられている。ト
ランジスタ１４．１６のベースにはパイロット信号Ｖｐ
が加えられ、一方、トランジスタ１８．２０のベースに
は反転パイロット信号Ｖｐが加えられているので、トラ
ンジスタ１４．１６とトランジスタ１８．２０とは交互
にスイッチングし、その出力部にはＰＬＬ回路側のパイ
ロット信号とＦＭステレオ復調回路側のパイロット信号
との位相差が電圧として検出される。
低域フィルタ回路６は、この電圧を直流に変換するもの
であり、トランジスタ３０．３２、定電流源３４．３６
、抵抗３８．４０及び端子４２．４４に外部接続された
時定数回路４６．４８で構成されている。
であり、トランジスタ３０．３２、定電流源３４．３６
、抵抗３８．４０及び端子４２．４４に外部接続された
時定数回路４６．４８で構成されている。
この低域フィルタ回路６で得られる直流電圧は、制御入
力回路８に加えられて電流に変換される。
力回路８に加えられて電流に変換される。
即ち、制御入力回路８は、差動増幅器からなる電圧／電
流変換増幅器を構成し、トランジスタ５０．５２．５４
．５６．５８．６０．６２．６４、ダイオード６６及び
抵抗６８．７０．７２で構成され、その電流出力は抵抗
７４を介して自走発振回路１０に加えられている。
流変換増幅器を構成し、トランジスタ５０．５２．５４
．５６．５８．６０．６２．６４、ダイオード６６及び
抵抗６８．７０．７２で構成され、その電流出力は抵抗
７４を介して自走発振回路１０に加えられている。
自走発振回路１０は、トランジスタ７６．７８．８０．
８２．８４．８６．８８．９０．９１．９２．９４．９
６．９８．１００．１０２、抵抗１０３．１０４．１０
６．１０８．１１０．１１２．１１４．１１５．１１６
．１１８及び外部端子１２０と接地点との間に接続され
たコンデンサ１２２、抵抗１２４及び可変抵抗１２６か
ら構成され、その発振出力は出力端子１２Ｂから取出す
ことができる。
８２．８４．８６．８８．９０．９１．９２．９４．９
６．９８．１００．１０２、抵抗１０３．１０４．１０
６．１０８．１１０．１１２．１１４．１１５．１１６
．１１８及び外部端子１２０と接地点との間に接続され
たコンデンサ１２２、抵抗１２４及び可変抵抗１２６か
ら構成され、その発振出力は出力端子１２Ｂから取出す
ことができる。
この自走発振回路１０において、トランジスタ７６は電
流反転回路を構成し、コレクタＣ１側の電流は反転され
てコレクタＣ２側に流れる。また、抵抗１０４．１０６
．１０８は基準電圧設定用であり、トランジスタ８４の
ベースに、抵抗１０４．１０６で下限基準電圧ｖＬが設
定され、トランジスタ８２が導通するとき、抵抗１０４
．１０６．１０８で上限基準電圧Ｖ、が設定される。ト
ランジスタ８４．９２．９４．１０２は電圧比較器を構
成しており、コンデンサ１２２の充放電に伴う端子電圧
が上限及び下限基準電圧Ｖｌｌ、ＶＬ間で自走スイッチ
ングし、これが発振出力として取出される。そして、コ
ンデンサ１２２の充電及び放電電圧は、制御入力回路８
からの制御電流Δ■で制御され、所定周波数ｆＯに出力
がロックされることになる。
流反転回路を構成し、コレクタＣ１側の電流は反転され
てコレクタＣ２側に流れる。また、抵抗１０４．１０６
．１０８は基準電圧設定用であり、トランジスタ８４の
ベースに、抵抗１０４．１０６で下限基準電圧ｖＬが設
定され、トランジスタ８２が導通するとき、抵抗１０４
．１０６．１０８で上限基準電圧Ｖ、が設定される。ト
ランジスタ８４．９２．９４．１０２は電圧比較器を構
成しており、コンデンサ１２２の充放電に伴う端子電圧
が上限及び下限基準電圧Ｖｌｌ、ＶＬ間で自走スイッチ
ングし、これが発振出力として取出される。そして、コ
ンデンサ１２２の充電及び放電電圧は、制御入力回路８
からの制御電流Δ■で制御され、所定周波数ｆＯに出力
がロックされることになる。
また、電流発生回路１２は、トランジスタ１３０．１３
２．１３４．１３６．１３８．１４０．１４２．１４４
．１４６．１４８．１５０．１５２．１５４及び抵抗１
５６．１５８．１６０．１６２．１６４．１６６、ｌ’
６８．１７０．１７２で構成され、その定電流出力は制
御入力回路８及び自走発振回路１０に加えられている。
２．１３４．１３６．１３８．１４０．１４２．１４４
．１４６．１４８．１５０．１５２．１５４及び抵抗１
５６．１５８．１６０．１６２．１６４．１６６、ｌ’
６８．１７０．１７２で構成され、その定電流出力は制
御入力回路８及び自走発振回路１０に加えられている。
そして、電源端子１７４には、電圧１．５■の電池等の
駆動電源が接続され、Ｖｃｃはその電圧である。この駆
動電圧Ｖｃｃによって低域フィルタ回路６、制御入力回
路８、自走発振回路１０及び電流発生回路１２が駆動さ
れている。
駆動電源が接続され、Ｖｃｃはその電圧である。この駆
動電圧Ｖｃｃによって低域フィルタ回路６、制御入力回
路８、自走発振回路１０及び電流発生回路１２が駆動さ
れている。
このように自走発振回路１０の駆動電圧が、安定化され
た電圧ではなく、電圧変動を生じる電源電圧Ｖｃｃに依
存している場合には、自走発振回路１０の感度が電源電
圧Ｖｃｃの変動に依存する。即ち、コンデンサ１２２の
充放電のスレシュホールドレベルは、電源電圧Ｖｃｃか
らトランジスタ１０２のベース・エミソク間電圧ＶＢＥ
だけ低い値で与えられ、その充放電電圧が電源電圧Ｖｃ
ｃの変動に依存している。
た電圧ではなく、電圧変動を生じる電源電圧Ｖｃｃに依
存している場合には、自走発振回路１０の感度が電源電
圧Ｖｃｃの変動に依存する。即ち、コンデンサ１２２の
充放電のスレシュホールドレベルは、電源電圧Ｖｃｃか
らトランジスタ１０２のベース・エミソク間電圧ＶＢＥ
だけ低い値で与えられ、その充放電電圧が電源電圧Ｖｃ
ｃの変動に依存している。
このため、制御入力回路８のＡ−Ｂ点間で発生したオフ
セットによって決定される流出又は流入する制御電流Δ
Ｉが無い場合（Δ■＝０）には、同等問題を生じないが
、僅かでもΔＩが生じる場合には、自走発振回路１０の
感度が電圧Ｖｃｃの上昇によって変化し、制御電流ΔＩ
が電源電圧Ｖｃｃとは無関係の値となるから、電源電圧
Ｖｃｃの変化で大きなドリフトを呈する。
セットによって決定される流出又は流入する制御電流Δ
Ｉが無い場合（Δ■＝０）には、同等問題を生じないが
、僅かでもΔＩが生じる場合には、自走発振回路１０の
感度が電圧Ｖｃｃの上昇によって変化し、制御電流ΔＩ
が電源電圧Ｖｃｃとは無関係の値となるから、電源電圧
Ｖｃｃの変化で大きなドリフトを呈する。
第２図はこの電圧制御発振器における電源電圧Ｖｃｃに
対する発振周波数ｆＯの変化を示している。
対する発振周波数ｆＯの変化を示している。
即ち、制御入力回路８のＡ、Ｂ点の電位をｖＡ、Ｖｓと
すると、特性ａはｖＡ −’ｖＢ ＞ｏ、特性すは■Ａ
−ｖＢ〈０のオフセットの各場合を示し、電圧Ｖｃｃが
上昇すると、それに対応して発振周波数ｆＯが上昇（特
性ａ）又は下降（特性ｂ）を呈し、電源電圧Ｖｃｃが変
化すると、安定した周波数を発生させることができない
。
すると、特性ａはｖＡ −’ｖＢ ＞ｏ、特性すは■Ａ
−ｖＢ〈０のオフセットの各場合を示し、電圧Ｖｃｃが
上昇すると、それに対応して発振周波数ｆＯが上昇（特
性ａ）又は下降（特性ｂ）を呈し、電源電圧Ｖｃｃが変
化すると、安定した周波数を発生させることができない
。
このような電圧制御発振器をＰＬＬ回路に設置した場合
、電源電圧Ｖｃｃの上昇でループゲインを変化させるた
め、ＰＬＬ回路を一定の周波数にロックするためのロッ
クゲインの幅を大きくする必要がある。しかし、このロ
ックゲインの幅を大きくすると、出力周波数ｆｏがその
ｆＯ／２、ｆＯ／３等のビート周波数で揺れる現象、即
ちビート障害を生じる。また、このような現象を防止す
るためにロックレンジを狭くすると、電源電圧Ｖｃｃの
上昇で周波数ｆＯにロックできない等の不都合を生じる
。
、電源電圧Ｖｃｃの上昇でループゲインを変化させるた
め、ＰＬＬ回路を一定の周波数にロックするためのロッ
クゲインの幅を大きくする必要がある。しかし、このロ
ックゲインの幅を大きくすると、出力周波数ｆｏがその
ｆＯ／２、ｆＯ／３等のビート周波数で揺れる現象、即
ちビート障害を生じる。また、このような現象を防止す
るためにロックレンジを狭くすると、電源電圧Ｖｃｃの
上昇で周波数ｆＯにロックできない等の不都合を生じる
。
この発明は、電源電圧の変化に発振周波数が依存しない
ようにし、電源電圧の変化に無関係に安定した発振周波
数を得ることを目的とする。
ようにし、電源電圧の変化に無関係に安定した発振周波
数を得ることを目的とする。
この発明は、制御電圧に応じた電流を発生する制御入力
回路と、この制御入力回路から制御電流が加えられて発
振周波数が制御される自走発振回路と、前記制御入力回
路に駆動電圧の変動に依存させた動作電流を与える電流
発生回路とから構成し、自走発振回路に制御入力回路か
ら加える制御電流ΔＩを、電源電圧Ｖｃｃの変動に応し
て変化させ、常に一定の周波数を発振するようにしたち
のである。
回路と、この制御入力回路から制御電流が加えられて発
振周波数が制御される自走発振回路と、前記制御入力回
路に駆動電圧の変動に依存させた動作電流を与える電流
発生回路とから構成し、自走発振回路に制御入力回路か
ら加える制御電流ΔＩを、電源電圧Ｖｃｃの変動に応し
て変化させ、常に一定の周波数を発振するようにしたち
のである。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第３図はこの発明の電圧制御発振器の実施例を示し、第
１図に示す電圧制御発振器と同一部分には同一符号を付
しである。
１図に示す電圧制御発振器と同一部分には同一符号を付
しである。
第３図において、制御入力回路８に動作電流■を供給す
る電流発生回路１２の共通に接続されたトランジスタ１
５２．１５４のベースと正側電位ラインとの間に抵抗１
７６を接続し、トランジスタ１５４のベースにトランジ
スタ１５０からの定電流成分と抵抗１７６からの電源電
圧の変動成分とを流すようにしたものである。即ち、前
記電流発生回路１２の定電流源回路に駆動電源側から抵
抗１７６を介して電流を流し込むことにより、その出力
電流Ｉを電源電圧Ｖｃｃに依存させ、制御入力回路８か
ら出力される制御電流ΔＩに電源電圧Ｖｃｃの変動成分
を与えている。
る電流発生回路１２の共通に接続されたトランジスタ１
５２．１５４のベースと正側電位ラインとの間に抵抗１
７６を接続し、トランジスタ１５４のベースにトランジ
スタ１５０からの定電流成分と抵抗１７６からの電源電
圧の変動成分とを流すようにしたものである。即ち、前
記電流発生回路１２の定電流源回路に駆動電源側から抵
抗１７６を介して電流を流し込むことにより、その出力
電流Ｉを電源電圧Ｖｃｃに依存させ、制御入力回路８か
ら出力される制御電流ΔＩに電源電圧Ｖｃｃの変動成分
を与えている。
このような構成において、トランジスタ１５０から与え
られる電流をＩ＋、抵抗１７６から与えられる電流を１
２、両電流ｒ＋、ｒｚを１．＝１２とし、電流発生回路
１２が吸い込む動作電流■＝１．１−１２とする。
られる電流をＩ＋、抵抗１７６から与えられる電流を１
２、両電流ｒ＋、ｒｚを１．＝１２とし、電流発生回路
１２が吸い込む動作電流■＝１．１−１２とする。
ここで、トランジスタ１５０から与えられる電流１．が
無いものとし、電流Ｉが抵抗１７６からの電流Ｉ２のみ
で与えられ、その値を１＝２１２と仮定すると、この電
流１の値は、電源電圧Ｖｃｃの変化に依存し、制御入力
回路８の出力電流ΔＩも電源電圧Ｖｃｃに従って変化す
る。この結果、電源電圧ＶＣＣに対する出力周波数ｆＯ
は、第４図の特性ａ、ｂのようになる。
無いものとし、電流Ｉが抵抗１７６からの電流Ｉ２のみ
で与えられ、その値を１＝２１２と仮定すると、この電
流１の値は、電源電圧Ｖｃｃの変化に依存し、制御入力
回路８の出力電流ΔＩも電源電圧Ｖｃｃに従って変化す
る。この結果、電源電圧ＶＣＣに対する出力周波数ｆＯ
は、第４図の特性ａ、ｂのようになる。
第４図において、特性ａはＶＡ −ｖｅ ＞０のオフセ
ントの場合、特性すはＶＡ−Ｖ９＜Ｑのオフセットの場
合をそれぞれ示し、第２図に示す特性ａ、ｂとは電源電
圧Ｖｃｃの変化に対して出力周波数の増減方向が逆の関
係に成っている。
ントの場合、特性すはＶＡ−Ｖ９＜Ｑのオフセットの場
合をそれぞれ示し、第２図に示す特性ａ、ｂとは電源電
圧Ｖｃｃの変化に対して出力周波数の増減方向が逆の関
係に成っている。
そこで、電源電圧Ｖｃｃに依存する電流Ｉ２に対゛し・
て電流発生回路１２の定電流出力である電流１１を加え
て電流Ｉを形成し、その比率をＩ、＝１２に設定すると
、制御電圧ΔＩに定電流分に対し電源電圧Ｖｃｃの変動
成分が加味されることになる。
て電流発生回路１２の定電流出力である電流１１を加え
て電流Ｉを形成し、その比率をＩ、＝１２に設定すると
、制御電圧ΔＩに定電流分に対し電源電圧Ｖｃｃの変動
成分が加味されることになる。
この結果、第２図及び第４図に示す特性ａ又はｂ同士を
加え合わせた特性が得られ、電源電圧Ｖｃｃに対する発
振周波数ｆｏは、第５図に示すように、フラットな特性
を呈し、制御入力回路８のオフセ・ノドによる影響を受
けなくなる。
加え合わせた特性が得られ、電源電圧Ｖｃｃに対する発
振周波数ｆｏは、第５図に示すように、フラットな特性
を呈し、制御入力回路８のオフセ・ノドによる影響を受
けなくなる。
このような電圧制御発振器によれば、その発振周波数が
電源電圧Ｖ、ｃｃの変動に無関係に一定になるので、Ｐ
ＬＬ回路のループゲインが一定になり、周波数のロック
レンジを狭くしてその最適値を維持することができ、ビ
ート障害の発生等の不都合を防止できる。
電源電圧Ｖ、ｃｃの変動に無関係に一定になるので、Ｐ
ＬＬ回路のループゲインが一定になり、周波数のロック
レンジを狭くしてその最適値を維持することができ、ビ
ート障害の発生等の不都合を防止できる。
実施例では、電流■を形成する電流ＩＩ、１２を１．＝
１２に設定しているが、電源電圧Ｖｃｃの変動成分であ
る電流■２の比率は、自走発振回路１０の発振周波数が
電源電圧Ｖｃｃの変動比率を考慮し、その変動を吸収で
きるように設定するものとする。
１２に設定しているが、電源電圧Ｖｃｃの変動成分であ
る電流■２の比率は、自走発振回路１０の発振周波数が
電源電圧Ｖｃｃの変動比率を考慮し、その変動を吸収で
きるように設定するものとする。
なお、実施例では、抵抗１７６を設置して制御入力回路
８の動作電流を電源電圧Ｖｃｃの変化に依存させている
が、これは回路構成が簡単である点で優れているが、抵
抗以外の手段で動作電流を電源電圧Ｖｃｃに依存させて
も同様の効果が期待できる。
８の動作電流を電源電圧Ｖｃｃの変化に依存させている
が、これは回路構成が簡単である点で優れているが、抵
抗以外の手段で動作電流を電源電圧Ｖｃｃに依存させて
も同様の効果が期待できる。
以上説明したようにこの発明によれば、制御入力回路が
オフセットを持つ場合において、電源電圧が変動しても
、雷に電源電圧に依存しない一定の発振周波数を発生さ
せることができる。
オフセットを持つ場合において、電源電圧が変動しても
、雷に電源電圧に依存しない一定の発振周波数を発生さ
せることができる。
第１図は基本的な電圧制御発振器を示す回路図、第２図
はその動作特性を示す説明図、第３図はこの発明の電圧
制御発振器を示す回路図、第４図及び第５図はその動作
特性を示す説明図である。 ８・・・制御入力回路、１０・・・自走発振回路、１２
・・・電流発生回路。
はその動作特性を示す説明図、第３図はこの発明の電圧
制御発振器を示す回路図、第４図及び第５図はその動作
特性を示す説明図である。 ８・・・制御入力回路、１０・・・自走発振回路、１２
・・・電流発生回路。
Claims (1)
- 制御電圧に応じた電流を発生ずる制御入力回路と、この
制御入力回路から制御電流が加えられて発振周波数が制
御される発振回路と、前記制御入力回路に駆動電圧の変
動に依存させた動作電流を与える電流発生回路とから構
成したことを特徴とする電圧制御発振器
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037754A JPS60180333A (ja) | 1984-02-28 | 1984-02-28 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037754A JPS60180333A (ja) | 1984-02-28 | 1984-02-28 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60180333A true JPS60180333A (ja) | 1985-09-14 |
Family
ID=12506254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037754A Pending JPS60180333A (ja) | 1984-02-28 | 1984-02-28 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180333A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066991A (en) * | 1997-12-24 | 2000-05-23 | Kabushiki Kaisha Toshiba | Stabilized oscillator circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162948A (en) * | 1978-06-14 | 1979-12-25 | Matsushita Electric Ind Co Ltd | Oscillation circuit |
-
1984
- 1984-02-28 JP JP59037754A patent/JPS60180333A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162948A (en) * | 1978-06-14 | 1979-12-25 | Matsushita Electric Ind Co Ltd | Oscillation circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066991A (en) * | 1997-12-24 | 2000-05-23 | Kabushiki Kaisha Toshiba | Stabilized oscillator circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500014B1 (en) | Phase detector | |
| EP0401552A2 (en) | Differential relaxation oscillator | |
| US4061987A (en) | Voltage-controlled type oscillator | |
| JPS6228086Y2 (ja) | ||
| JPH0119294B2 (ja) | ||
| US4232261A (en) | MOS Control circuit for integrated circuits | |
| KR19990072734A (ko) | 피에프엠시스템의스위칭레귤레이터제어회로및스위칭레귤레이터 | |
| US6570443B2 (en) | Amplitude control of an alternating signal generated by an electronic device such as an oscillator circuit | |
| US4468636A (en) | Low temperature coefficient wide band-width voltage controlled oscillator | |
| JPS60180333A (ja) | 電圧制御発振器 | |
| US3996531A (en) | Oscillator circuit whose frequency is voltage controllable which contains a comparator | |
| EP0377978B1 (en) | A PLL control apparatus | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| JP3132212B2 (ja) | 水晶発振回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3272205B2 (ja) | 発振回路 | |
| KR880000364Y1 (ko) | 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 | |
| JPH0752821B2 (ja) | 電圧制御発振器 | |
| KR930008429B1 (ko) | 가변 주파수 전압제어 발진회로 | |
| JPS6236333Y2 (ja) | ||
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JP2860177B2 (ja) | 位相同期回路 | |
| JPS6222284B2 (ja) | ||
| JPH0644690B2 (ja) | 発振回路 | |
| JPH083066Y2 (ja) | 同調電圧発生回路 |