JPH0119294B2 - - Google Patents
Info
- Publication number
- JPH0119294B2 JPH0119294B2 JP56091987A JP9198781A JPH0119294B2 JP H0119294 B2 JPH0119294 B2 JP H0119294B2 JP 56091987 A JP56091987 A JP 56091987A JP 9198781 A JP9198781 A JP 9198781A JP H0119294 B2 JPH0119294 B2 JP H0119294B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential pair
- base
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
- H03K3/2897—Bistables with hysteresis, e.g. Schmitt trigger with an input circuit of differential configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
この発明は例えば電圧制御発振器やシユミツト
回路等の集積回路化に好適するように、トランジ
スタを不飽和能動領域で動作させて低電力化およ
び高速化を図つたヒステリシス回路に関する。
回路等の集積回路化に好適するように、トランジ
スタを不飽和能動領域で動作させて低電力化およ
び高速化を図つたヒステリシス回路に関する。
従来、ヒステリシス回路を用いた発振器として
第１図に示すように構成されたものが知られてい
る。すなわち、これは電圧コンパレータを構成す
る差動対のトランジスタQ1，Q2を用いてヒステ
リシス動作をなすようにしたもので、図中Vstbは
安定化電源、VCCは非安定化電源である。そし
て、上記差動対の一方のトランジスタQ2のベー
スには該ベース電圧制御用トランジスタQ4のオ
ンオフに応じてVL，VHなる低高二種類の電圧が
与えられる。ここで、安定化電源Vstbの負側を基
準にとると、VHはトランジスタQ2のベースバイ
アス抵抗R1，R2との関係により VH＝R2／R1＋R2Vstb となる。同じく、VLはトランジスタQ4側のコレ
クタ抵抗R4を加味して VL＝R2R4／R2＋R4／R1＋R2R4／R2＋R4Vstb となる。
第１図に示すように構成されたものが知られてい
る。すなわち、これは電圧コンパレータを構成す
る差動対のトランジスタQ1，Q2を用いてヒステ
リシス動作をなすようにしたもので、図中Vstbは
安定化電源、VCCは非安定化電源である。そし
て、上記差動対の一方のトランジスタQ2のベー
スには該ベース電圧制御用トランジスタQ4のオ
ンオフに応じてVL，VHなる低高二種類の電圧が
与えられる。ここで、安定化電源Vstbの負側を基
準にとると、VHはトランジスタQ2のベースバイ
アス抵抗R1，R2との関係により VH＝R2／R1＋R2Vstb となる。同じく、VLはトランジスタQ4側のコレ
クタ抵抗R4を加味して VL＝R2R4／R2＋R4／R1＋R2R4／R2＋R4Vstb となる。
而して、トランジスタQ2のベースがVHのとき
は差動対トランジスタQ1，Q2のベース電圧を対
応的に制御するトランジスタQ3，Q4がいずれも
オフであつて、差動対の他方のトランジスタQ1
のベースは並列のコンデンサCTおよび抵抗RTに
よるCT，RTなる時定数でエクスポネンシヤル的
に電位が上昇するようになる。そして、この上昇
電位が上記VHに等しい電位に達した時点で、ト
ランジスタQ2のベース電位が急激にVLになると
共に、トランジスタQ1のベース電位が今度はト
ランジスタQ3のコレクタ抵抗R3を加味したCT・
RTR3／RT＋R3なる時定数で急降下するようになる。つ まり、これによつて結果的にトランジスタQ1の
ベースに（VH−VL）なるピーク（ｐ−ｐ）値を
有した鋸歯状波が得られることになる。
は差動対トランジスタQ1，Q2のベース電圧を対
応的に制御するトランジスタQ3，Q4がいずれも
オフであつて、差動対の他方のトランジスタQ1
のベースは並列のコンデンサCTおよび抵抗RTに
よるCT，RTなる時定数でエクスポネンシヤル的
に電位が上昇するようになる。そして、この上昇
電位が上記VHに等しい電位に達した時点で、ト
ランジスタQ2のベース電位が急激にVLになると
共に、トランジスタQ1のベース電位が今度はト
ランジスタQ3のコレクタ抵抗R3を加味したCT・
RTR3／RT＋R3なる時定数で急降下するようになる。つ まり、これによつて結果的にトランジスタQ1の
ベースに（VH−VL）なるピーク（ｐ−ｐ）値を
有した鋸歯状波が得られることになる。
そして、以上の如き発振器構成で、抵抗RT、
コンデンサCT、抵抗R3、トランジスタQ3を取り
除いた部分がヒステリシス回路となつている。つ
まり、このヒステリシス回路はトランジスタQ4
のオンオフによりスレツシヨルド値がVL，VHな
る二値をとり、該VL，VHが取りも直さずヒステ
リシス値となるものである。
コンデンサCT、抵抗R3、トランジスタQ3を取り
除いた部分がヒステリシス回路となつている。つ
まり、このヒステリシス回路はトランジスタQ4
のオンオフによりスレツシヨルド値がVL，VHな
る二値をとり、該VL，VHが取りも直さずヒステ
リシス値となるものである。
しかしながら、このような従来のヒステリシス
回路の欠点は、ベース電圧制御トランジスタQ3，
Q4が十分にオン領域になる必要があつて高速応
答化に問題のある飽和動作となる点と、基準用の
安定化電源Vstbが必要となつてそれだけ高電力化
されてしまうという点である。
回路の欠点は、ベース電圧制御トランジスタQ3，
Q4が十分にオン領域になる必要があつて高速応
答化に問題のある飽和動作となる点と、基準用の
安定化電源Vstbが必要となつてそれだけ高電力化
されてしまうという点である。
特に、この場合飽和動作となるトランジスタを
有していることは、少数キヤリアの蓄積効果によ
り高速のオンオフが困難であるので高速応答にな
し得ないと共に、集積回路化を図つた場合にトラ
ンジスタの飽和時に寄生素子が動作して不要な電
流がサブストレートに流れる等の好ましくない問
題を呈する。また、当該トランジスタの飽和電圧
VCE(sat)のばらつきによつてヒステリシス値（特
に、上記VL）にばらつきを生じ易く、発振器に
適用した場合には発振周波数にばらつきが生じが
ちであるという問題もあつた。
有していることは、少数キヤリアの蓄積効果によ
り高速のオンオフが困難であるので高速応答にな
し得ないと共に、集積回路化を図つた場合にトラ
ンジスタの飽和時に寄生素子が動作して不要な電
流がサブストレートに流れる等の好ましくない問
題を呈する。また、当該トランジスタの飽和電圧
VCE(sat)のばらつきによつてヒステリシス値（特
に、上記VL）にばらつきを生じ易く、発振器に
適用した場合には発振周波数にばらつきが生じが
ちであるという問題もあつた。
そこで、この発明は以上のような点に鑑みてな
されたもので、ヒステリシス値を得る電圧コンパ
レータ用第１の差動対トランジスタの基準（ベー
ス）電圧制御用として第２の差動対トランジスタ
を用いて電流モードで動作するように構成するこ
とにより、高速応答化を図り得ると共に、基準用
の安定電源を不要として低電力化し得、しかも何
んら問題のない集積回路化を図り得るように改良
した極めて良好なヒステリシス回路を提供するこ
とを目的としている。
されたもので、ヒステリシス値を得る電圧コンパ
レータ用第１の差動対トランジスタの基準（ベー
ス）電圧制御用として第２の差動対トランジスタ
を用いて電流モードで動作するように構成するこ
とにより、高速応答化を図り得ると共に、基準用
の安定電源を不要として低電力化し得、しかも何
んら問題のない集積回路化を図り得るように改良
した極めて良好なヒステリシス回路を提供するこ
とを目的としている。
以下図面を参照してこの発明の一実施例につき
詳細に説明する。
詳細に説明する。
すなわち、第２図においてQ10，Q11は電圧コ
ンパレータ用となる第１の差動対トランジスタで
あつて、それらの共通エミツタが定電流源I10を
介して接地され、且つ各コレクタが抵抗R10，
R11を対応的に介して電源VCCの正側に接続され、
さらにQ10側のベースが入力端子INに接続され且
つQ11側のベースが抵抗R12，R13を直列に介して
電源VCCの正側に接続されている。
ンパレータ用となる第１の差動対トランジスタで
あつて、それらの共通エミツタが定電流源I10を
介して接地され、且つ各コレクタが抵抗R10，
R11を対応的に介して電源VCCの正側に接続され、
さらにQ10側のベースが入力端子INに接続され且
つQ11側のベースが抵抗R12，R13を直列に介して
電源VCCの正側に接続されている。
また、上記電圧コンパレータ用となる第１の差
動対トランジスタQ10，Q11の各コレクタは第２
の差動対トランジスタQ12，Q13の各ベースに対
応的にいわゆるカスケード接続となる如く接続さ
れている。
動対トランジスタQ10，Q11の各コレクタは第２
の差動対トランジスタQ12，Q13の各ベースに対
応的にいわゆるカスケード接続となる如く接続さ
れている。
そして、第２の差動対トランジスタQ12，Q13
は、それらの共通エミツタが定電流源I11を介し
て接地され、且つ各コレクタが前記抵抗R12の両
端（但し、Q12側が図示上端で、Q13側が図示下
端）に対応的に接地されている。これにより、第
１および第２の差動対トランジスタQ10，Q11お
よびQ12，Q13とは入力端INからみて正帰還とな
る関係の接続極性を有することになる。
は、それらの共通エミツタが定電流源I11を介し
て接地され、且つ各コレクタが前記抵抗R12の両
端（但し、Q12側が図示上端で、Q13側が図示下
端）に対応的に接地されている。これにより、第
１および第２の差動対トランジスタQ10，Q11お
よびQ12，Q13とは入力端INからみて正帰還とな
る関係の接続極性を有することになる。
而して、以上の構成において、第２の差動対ト
ランジスタQ12，Q13は電圧コンパレータ用第１
の差動対トランジスタQ10，Q11でヒステリシス
値VL′，VH′を得るために基準電圧を切換える作
用をなす第１図に示したトランジスタQ4に相当
するものであるが、該第２の差動対トランジスタ
Q12，Q13を用いて特にそのうちのQ13が飽和領域
に入らないように定電流源I10，抵抗R10〜R13等
によるバイアスを設定することにより、全体とし
てトランジスタが飽和動作に入ることを避けるよ
うになされている。
ランジスタQ12，Q13は電圧コンパレータ用第１
の差動対トランジスタQ10，Q11でヒステリシス
値VL′，VH′を得るために基準電圧を切換える作
用をなす第１図に示したトランジスタQ4に相当
するものであるが、該第２の差動対トランジスタ
Q12，Q13を用いて特にそのうちのQ13が飽和領域
に入らないように定電流源I10，抵抗R10〜R13等
によるバイアスを設定することにより、全体とし
てトランジスタが飽和動作に入ることを避けるよ
うになされている。
また、上記ヒステリシス値VL′，VH′を得るた
めの基準電圧は電圧コンパレータ用第１の差動対
トランジスタQ10，Q11のうちのQ11側ベースに与
えられたもので、電源VCCの正側を基準にとれば
VH′は上記第２の差動対トランジスタQ12，Q13の
うちのQ13側が非導通時に与えられるから VH′＝−I11R13 となる。同じく、VL′はQ13側が導通時に与えら
れるものであるから VL′＝−I11（R12＋R13） つまり、かかるVL′，VH′間でヒステリシス動
作を営むものであるが、この場合上述したように
トランジスタが非飽和領域で動作するので高速応
答化が確保されていると共に、ツエナーダイオー
ド等による基準電圧源が不要なのでそれだけ低電
力化を図ることができるという利点を有してい
る。また、トランジスタ不飽和動作となしている
ので、集積回路化を図つた場合に寄生素子の発生
等の不所望な問題が生じるのを回避することがで
きる。
めの基準電圧は電圧コンパレータ用第１の差動対
トランジスタQ10，Q11のうちのQ11側ベースに与
えられたもので、電源VCCの正側を基準にとれば
VH′は上記第２の差動対トランジスタQ12，Q13の
うちのQ13側が非導通時に与えられるから VH′＝−I11R13 となる。同じく、VL′はQ13側が導通時に与えら
れるものであるから VL′＝−I11（R12＋R13） つまり、かかるVL′，VH′間でヒステリシス動
作を営むものであるが、この場合上述したように
トランジスタが非飽和領域で動作するので高速応
答化が確保されていると共に、ツエナーダイオー
ド等による基準電圧源が不要なのでそれだけ低電
力化を図ることができるという利点を有してい
る。また、トランジスタ不飽和動作となしている
ので、集積回路化を図つた場合に寄生素子の発生
等の不所望な問題が生じるのを回避することがで
きる。
なお、定電流源I10，I11（特にI11）については温
度や電源電圧の変動に対して安定なものであるこ
とが望ましい。
度や電源電圧の変動に対して安定なものであるこ
とが望ましい。
第３図は他の実施例として発振器に適用した場
合を示すもので、第２図と異なるのはトランジス
タQ10のベースと電源VCCの正側間に並列のコン
デンサCTとRTとを挿入し、且つ抵抗R10，R11の
共通接続点と電源VCCの正側間に抵抗R14を挿入
し、さらにベースがトランジスタQ11のコレクタ
にコレクタがトランジスタQ10のベースにエミツ
タがトランジスタQ12，Q13の共通エミツタに接
続されたトランジスタQ14を挿入した点だけであ
る。
合を示すもので、第２図と異なるのはトランジス
タQ10のベースと電源VCCの正側間に並列のコン
デンサCTとRTとを挿入し、且つ抵抗R10，R11の
共通接続点と電源VCCの正側間に抵抗R14を挿入
し、さらにベースがトランジスタQ11のコレクタ
にコレクタがトランジスタQ10のベースにエミツ
タがトランジスタQ12，Q13の共通エミツタに接
続されたトランジスタQ14を挿入した点だけであ
る。
すなわち、電圧コンパレータ用第１の差動対ト
ランジスタQ10，Q11のうちの一方側Q11のベース
がVH′のときは、第２の差動対トランジスタQ12，
Q13のうちのQ13および追加されたトランジスタ
Q14とは非導通であつて、VH′＝−I11R13の電位に
達するまでコンデンサCT、抵抗RTの時定数でト
ランジスタQ10のベース電位が上昇する。そし
て、これがVH′に達すると、トランジスタQ12が
非導通且つトランジスタQ13，Q14が導通になつ
て、 VL′＝−I11／２（R12＋R13） となる（但し、ここでI11／２となるのは第２図の場 合と異なつてI11がQ13とQ14とに分割されている
ためである）まで、コンデンサCTのチヤージを
トランジスタQ14のコレクタ電流（I11／２）が引張 つて、トランジスタQ10のベース電位を急激に下
降せしめる。
ランジスタQ10，Q11のうちの一方側Q11のベース
がVH′のときは、第２の差動対トランジスタQ12，
Q13のうちのQ13および追加されたトランジスタ
Q14とは非導通であつて、VH′＝−I11R13の電位に
達するまでコンデンサCT、抵抗RTの時定数でト
ランジスタQ10のベース電位が上昇する。そし
て、これがVH′に達すると、トランジスタQ12が
非導通且つトランジスタQ13，Q14が導通になつ
て、 VL′＝−I11／２（R12＋R13） となる（但し、ここでI11／２となるのは第２図の場 合と異なつてI11がQ13とQ14とに分割されている
ためである）まで、コンデンサCTのチヤージを
トランジスタQ14のコレクタ電流（I11／２）が引張 つて、トランジスタQ10のベース電位を急激に下
降せしめる。
また、これがVL′に達すると再びトランジスタ
Q10のベース電位がCT，RTなる時定数で上昇する
ということを繰り返して発振動作が持続されるこ
とになる。
Q10のベース電位がCT，RTなる時定数で上昇する
ということを繰り返して発振動作が持続されるこ
とになる。
この場合、各構成トランジスタは全て電流モー
ドで動作することが可能なのでいわゆるECL等
の高速ロジツクと同様に高速であるため、高周波
での発振が可能となる。
ドで動作することが可能なのでいわゆるECL等
の高速ロジツクと同様に高速であるため、高周波
での発振が可能となる。
また、第３図の例では特に結合用のレベルシフ
ト段を設けずに微小レベル（数100mV）での発
振をなさしめているので特に小電流動作でも高い
周波数まで発振し、且つ上述したと同様にして低
電力化および不飽和動作化が可能なので他回路へ
の干渉（特に集積回路）を少なくすることができ
る。これは、特FMステレオチユーナのマルチプ
レツクス（MPX）デコーダ等の集積回路化に最
適である。
ト段を設けずに微小レベル（数100mV）での発
振をなさしめているので特に小電流動作でも高い
周波数まで発振し、且つ上述したと同様にして低
電力化および不飽和動作化が可能なので他回路へ
の干渉（特に集積回路）を少なくすることができ
る。これは、特FMステレオチユーナのマルチプ
レツクス（MPX）デコーダ等の集積回路化に最
適である。
なお、第３図の抵抗R14はR14・I10なる一定電
位のレベルシフトを第１の差動対トランジスタ
Q10，Q11の出力に与えることにより、第２の差
動対トランジスタQ12，Q13および追加トランジ
スタQ14が飽和するのを防止するためのものであ
るが、信号レベルの配分を適宜にすれば必ずしも
必要なものではない。
位のレベルシフトを第１の差動対トランジスタ
Q10，Q11の出力に与えることにより、第２の差
動対トランジスタQ12，Q13および追加トランジ
スタQ14が飽和するのを防止するためのものであ
るが、信号レベルの配分を適宜にすれば必ずしも
必要なものではない。
また、電圧制御形発振器（VCO）とする場合
にはトランジスタQ10のベースに電流源をつない
で電流制御をなす如く構成してやればよい。
にはトランジスタQ10のベースに電流源をつない
で電流制御をなす如く構成してやればよい。
ところで、出力の取り出し方としては第２図、
第３図共に各所に信号電圧が現われるので、それ
を利用するか、あるいは特に第３図ではトランジ
スタQ13，Q14またはQ12に並列にトランジスタを
接続し、それのコレクタから電流モードで取り出
すようにしてもよい。
第３図共に各所に信号電圧が現われるので、それ
を利用するか、あるいは特に第３図ではトランジ
スタQ13，Q14またはQ12に並列にトランジスタを
接続し、それのコレクタから電流モードで取り出
すようにしてもよい。
また、前述した以外の効果としては信号レベル
が微小であるために、電源VCC電圧が約1.5V以下
の低電圧まで動作可能であるということがあげら
れる。
が微小であるために、電源VCC電圧が約1.5V以下
の低電圧まで動作可能であるということがあげら
れる。
そして、以上のようなヒステリシス回路はFM
ステレオチユーナにおけるMPXデコーダのVCO
およびパイロツト信号検出回路、一般用PLLの
VCO、その他スイツチング回路等に適用可能で
あり、特にそれらの集積回路化に好適するもので
ある。
ステレオチユーナにおけるMPXデコーダのVCO
およびパイロツト信号検出回路、一般用PLLの
VCO、その他スイツチング回路等に適用可能で
あり、特にそれらの集積回路化に好適するもので
ある。
なお、この発明は上記し且つ図示した実施例の
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
みに限定されることなく、この発明の要旨を逸脱
しない範囲で種々の変形や適用が可能であること
は言う迄もない。
従つて、以上詳述したようにこの発明によれば
ヒステリシス値を得る電圧コンパレータ用第１の
差動対トランジスタの基準（ベース）電圧制御用
として第２の差動対トランジスタを用いて電流モ
ードで動作させるように構成することにより高速
応答化を図り得ると共に、基準用の安定化電源を
不要として低電力化し得、しかも何んら問題のな
い集積回路化を図り得るように改良した極めて良
好なヒステリシス回路を提供することが可能とな
る。
ヒステリシス値を得る電圧コンパレータ用第１の
差動対トランジスタの基準（ベース）電圧制御用
として第２の差動対トランジスタを用いて電流モ
ードで動作させるように構成することにより高速
応答化を図り得ると共に、基準用の安定化電源を
不要として低電力化し得、しかも何んら問題のな
い集積回路化を図り得るように改良した極めて良
好なヒステリシス回路を提供することが可能とな
る。
第１図は従来のヒステリシス回路を用いた発振
器を示す構成図、第２図はこの発明に係るヒステ
リシス回路の一実施例を示す構成図、第３図はこ
の発明の他の実施例と発振器に適用した場合を示
す構成図である。 Q10，Q11…電圧コンパレータ用第１の差動対
トランジスタ、Q12，Q13…基準電圧制御用第２
の差動対トランジスタ、I10，I11…定電流源、R0
〜R13…抵抗、VCC…電源、IN…入力端。
器を示す構成図、第２図はこの発明に係るヒステ
リシス回路の一実施例を示す構成図、第３図はこ
の発明の他の実施例と発振器に適用した場合を示
す構成図である。 Q10，Q11…電圧コンパレータ用第１の差動対
トランジスタ、Q12，Q13…基準電圧制御用第２
の差動対トランジスタ、I10，I11…定電流源、R0
〜R13…抵抗、VCC…電源、IN…入力端。
Claims (1)
- １ カスケード接続された第１および第２の差動
対トランジスタと、前記第１の差動対トランジス
タの一方の入力と電源間に直列に接続された第１
および第２の抵抗素子とを具備し、該第１および
第２の抵抗素子の接続中点に前記第２の差動対ト
ランジスタの一方の出力を接続し且つ前記第１の
差動対トランジスタの一方の入力と第２の差動対
トランジスタの他方の出力を接続したことを特徴
とするヒステリシス回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56091987A JPS57206125A (en) | 1981-06-15 | 1981-06-15 | Hysteresis circuit |
| US06/387,751 US4485312A (en) | 1981-06-15 | 1982-06-11 | Hysteresis circuit |
| CA000405086A CA1169502A (en) | 1981-06-15 | 1982-06-14 | Hysteresis circuit |
| DE8282105201T DE3277168D1 (en) | 1981-06-15 | 1982-06-14 | Hysteresis circuit |
| EP82105201A EP0067441B1 (en) | 1981-06-15 | 1982-06-14 | Hysteresis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56091987A JPS57206125A (en) | 1981-06-15 | 1981-06-15 | Hysteresis circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57206125A JPS57206125A (en) | 1982-12-17 |
| JPH0119294B2 true JPH0119294B2 (ja) | 1989-04-11 |
Family
ID=14041815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56091987A Granted JPS57206125A (en) | 1981-06-15 | 1981-06-15 | Hysteresis circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4485312A (ja) |
| EP (1) | EP0067441B1 (ja) |
| JP (1) | JPS57206125A (ja) |
| CA (1) | CA1169502A (ja) |
| DE (1) | DE3277168D1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159916A (ja) * | 1986-01-09 | 1987-07-15 | Toshiba Corp | レベル変換回路 |
| US4874969A (en) * | 1988-06-08 | 1989-10-17 | National Semiconductor Corporation | High speed CMOS comparator with hysteresis |
| DE58906599D1 (de) * | 1989-09-11 | 1994-02-10 | Siemens Ag | Kippschaltung mit Schalthysterese. |
| IT1236692B (it) * | 1989-11-10 | 1993-03-26 | St Microelectronics Srl | Dispositivo elettronico comparatore con isteresi. |
| KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
| US9960820B2 (en) | 2008-12-23 | 2018-05-01 | Keyssa, Inc. | Contactless data transfer systems and methods |
| US9474099B2 (en) | 2008-12-23 | 2016-10-18 | Keyssa, Inc. | Smart connectors and associated communications links |
| US8554136B2 (en) * | 2008-12-23 | 2013-10-08 | Waveconnex, Inc. | Tightly-coupled near-field communication-link connector-replacement chips |
| US9219956B2 (en) | 2008-12-23 | 2015-12-22 | Keyssa, Inc. | Contactless audio adapter, and methods |
| US9954579B2 (en) | 2008-12-23 | 2018-04-24 | Keyssa, Inc. | Smart connectors and associated communications links |
| US9322904B2 (en) | 2011-06-15 | 2016-04-26 | Keyssa, Inc. | Proximity sensing using EHF signals |
| US9191263B2 (en) | 2008-12-23 | 2015-11-17 | Keyssa, Inc. | Contactless replacement for cabled standards-based interfaces |
| KR101615082B1 (ko) | 2011-03-24 | 2016-04-29 | 키사, 아이엔씨. | 전자기 통신의 집적회로 |
| US9614590B2 (en) | 2011-05-12 | 2017-04-04 | Keyssa, Inc. | Scalable high-bandwidth connectivity |
| US8714459B2 (en) | 2011-05-12 | 2014-05-06 | Waveconnex, Inc. | Scalable high-bandwidth connectivity |
| US8811526B2 (en) | 2011-05-31 | 2014-08-19 | Keyssa, Inc. | Delta modulated low power EHF communication link |
| JP5844472B2 (ja) | 2011-09-15 | 2016-01-20 | ケッサ・インコーポレーテッド | 誘電媒体による無線通信 |
| KR101995608B1 (ko) | 2011-10-20 | 2019-10-17 | 키사, 아이엔씨. | 저-프로파일 무선 커넥터들 |
| WO2013059802A1 (en) | 2011-10-21 | 2013-04-25 | Waveconnex, Inc. | Contactless signal splicing |
| WO2013090625A1 (en) | 2011-12-14 | 2013-06-20 | Waveconnex, Inc. | Connectors providing haptic feedback |
| US9559790B2 (en) | 2012-01-30 | 2017-01-31 | Keyssa, Inc. | Link emission control |
| US9344201B2 (en) | 2012-01-30 | 2016-05-17 | Keyssa, Inc. | Shielded EHF connector assemblies |
| KR101578472B1 (ko) | 2012-03-02 | 2015-12-17 | 키사, 아이엔씨. | 양방향 통신 시스템 및 방법 |
| WO2013134444A1 (en) | 2012-03-06 | 2013-09-12 | Waveconnex, Inc. | System for constraining an operating parameter of an ehf communication chip |
| EP2832192B1 (en) | 2012-03-28 | 2017-09-27 | Keyssa, Inc. | Redirection of electromagnetic signals using substrate structures |
| EP2839541A1 (en) | 2012-04-17 | 2015-02-25 | Keyssa, Inc. | Dielectric lens structures for interchip communication |
| US9515365B2 (en) | 2012-08-10 | 2016-12-06 | Keyssa, Inc. | Dielectric coupling systems for EHF communications |
| KR20150055030A (ko) | 2012-09-14 | 2015-05-20 | 키사, 아이엔씨. | 가상 히스테리시스를 이용한 무선 연결 |
| WO2014100058A1 (en) | 2012-12-17 | 2014-06-26 | Waveconnex, Inc. | Modular electronics |
| EP2974504B1 (en) | 2013-03-15 | 2018-06-20 | Keyssa, Inc. | Ehf secure communication device |
| CN105556864B (zh) | 2013-03-15 | 2018-02-16 | 凯萨股份有限公司 | 非接触式ehf数据通信 |
| KR101886739B1 (ko) | 2013-03-15 | 2018-08-09 | 키사, 아이엔씨. | 극고주파 통신 칩 |
| US9602648B2 (en) | 2015-04-30 | 2017-03-21 | Keyssa Systems, Inc. | Adapter devices for enhancing the functionality of other devices |
| US10049801B2 (en) | 2015-10-16 | 2018-08-14 | Keyssa Licensing, Inc. | Communication module alignment |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3416004A (en) * | 1966-08-08 | 1968-12-10 | Hughes Aircraft Co | Temperature stable trigger circuit having adjustable electrical hysteresis properties |
| FR1559698A (ja) * | 1967-12-14 | 1969-03-14 | ||
| US3623147A (en) * | 1970-06-05 | 1971-11-23 | Westinghouse Electric Corp | Precision astable multivibrator |
| AT308914B (de) * | 1970-08-21 | 1973-06-15 | Elektro App Werke Veb | Einstellbarer schwellwertschalter |
| GB1395163A (en) * | 1971-09-29 | 1975-05-21 | Solartron Electronic Group | Voltage level responsive circuits |
| JPS576138B2 (ja) * | 1975-01-17 | 1982-02-03 | ||
| SE409511B (sv) * | 1977-06-15 | 1979-08-20 | Svein Erik | Spenningskomparator |
| JPS60756B2 (ja) * | 1977-08-11 | 1985-01-10 | ソニー株式会社 | 制御信号発生回路 |
| JPS55144437U (ja) * | 1979-04-05 | 1980-10-16 |
-
1981
- 1981-06-15 JP JP56091987A patent/JPS57206125A/ja active Granted
-
1982
- 1982-06-11 US US06/387,751 patent/US4485312A/en not_active Expired - Lifetime
- 1982-06-14 EP EP82105201A patent/EP0067441B1/en not_active Expired
- 1982-06-14 DE DE8282105201T patent/DE3277168D1/de not_active Expired
- 1982-06-14 CA CA000405086A patent/CA1169502A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57206125A (en) | 1982-12-17 |
| EP0067441A2 (en) | 1982-12-22 |
| DE3277168D1 (en) | 1987-10-08 |
| EP0067441B1 (en) | 1987-09-02 |
| EP0067441A3 (en) | 1985-01-23 |
| CA1169502A (en) | 1984-06-19 |
| US4485312A (en) | 1984-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0119294B2 (ja) | ||
| US4906871A (en) | Level shift circuit for converting a signal in an ecl level into a signal in a cmos logic level | |
| US4977381A (en) | Differential relaxation oscillator | |
| US4322643A (en) | Digital phase comparator with improved sensitivity for small phase differences | |
| US4623851A (en) | Voltage controlled oscillator using flip-flop controlled switching circuits | |
| US5459755A (en) | PLL circuit | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| EP0296668A1 (en) | Relaxation oscillator | |
| US4152675A (en) | Crystal oscillator with adjustable duty cycle | |
| US5262690A (en) | Variable delay clock circuit | |
| US3688220A (en) | Stable differential relaxation oscillator | |
| KR0181407B1 (ko) | 전압 제어 발진기 | |
| US6466097B1 (en) | Phase locked loop and associated control method | |
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| JPH04282905A (ja) | 位相検波器 | |
| US6157268A (en) | Voltage controlled emitter coupled multivibrator circuit | |
| JPS635922B2 (ja) | ||
| US4626801A (en) | Relaxation integrated circuit oscillator | |
| US4904959A (en) | Current-controlled saw-tooth wave oscillator stage | |
| JP3132212B2 (ja) | 水晶発振回路 | |
| JPS6010935A (ja) | Ｆｍステレオ復調器 | |
| US5254891A (en) | BICMOS ECL circuit suitable for delay regulation | |
| JP2903213B2 (ja) | レベル変換回路 | |
| US6038198A (en) | Timer circuit | |
| JPH11112315A (ja) | 不感応コンパレータ回路 |