JPS60181672A - パルスストレツチ回路 - Google Patents
パルスストレツチ回路Info
- Publication number
- JPS60181672A JPS60181672A JP59036332A JP3633284A JPS60181672A JP S60181672 A JPS60181672 A JP S60181672A JP 59036332 A JP59036332 A JP 59036332A JP 3633284 A JP3633284 A JP 3633284A JP S60181672 A JPS60181672 A JP S60181672A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- signal
- delay
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明はパルスレーンｔにおいて、レー≧憤射信号の受
信パルス幅を広げることにより、小さい物標からの・−
ｉ読射信号の視認をも容易にし、物標の識別をよシ的確
にするパルスストレッチ回路に関するものである。
信パルス幅を広げることにより、小さい物標からの・−
ｉ読射信号の視認をも容易にし、物標の識別をよシ的確
にするパルスストレッチ回路に関するものである。
（ロ）従来技術
レーダー装置においては、物標がらの反射信号を増幅し
、ビデオ信号に変換してそのｔ’＞ブラウン管に印加し
て螢光面に物標の方位、距Ｎ（ｔを表示させるように構
成されている。小さい物標等からの反射信号はその信号
強度が弱く、レーダー装置の観測者にとって視認、識別
判断することが困離となることが多い。レーダー送信パ
ルスのパルス幅を観測距離範囲に対応して適正な′パル
ス幅に適宜切換えて発射するようにし、レーダー受信機
の増幅器の特性も前記観測距離範囲に対応して適宜切換
えるようにしたものが殆どであるが、特に近距離・中距
離節囲観訓詩に、螢光面」−に表示される反射信号の視
認、識別判断に困難があった。このため物標からの反射
信号のパルス幅を実際のパルス幅よシ広く見せるように
して観測するためのパルススＦ、Ｌ／ノチ回路が導入さ
れるようになった。しかし従来のパルスストレッチ回路
は、例えばレーダー受信器機から得られるビデオ信号を
波形処理した後の信号波形のピークをピークホールドし
、時定数回路によりパルスを広げたり伸長するような回
路が知られている。しかし、これらは複雑な回路構成を
必要とし、高価になり、かつ、種々面倒な調整を要し、
簡易にして安価なパルスストレッチ回路は実現されてい
々かった。
、ビデオ信号に変換してそのｔ’＞ブラウン管に印加し
て螢光面に物標の方位、距Ｎ（ｔを表示させるように構
成されている。小さい物標等からの反射信号はその信号
強度が弱く、レーダー装置の観測者にとって視認、識別
判断することが困離となることが多い。レーダー送信パ
ルスのパルス幅を観測距離範囲に対応して適正な′パル
ス幅に適宜切換えて発射するようにし、レーダー受信機
の増幅器の特性も前記観測距離範囲に対応して適宜切換
えるようにしたものが殆どであるが、特に近距離・中距
離節囲観訓詩に、螢光面」−に表示される反射信号の視
認、識別判断に困難があった。このため物標からの反射
信号のパルス幅を実際のパルス幅よシ広く見せるように
して観測するためのパルススＦ、Ｌ／ノチ回路が導入さ
れるようになった。しかし従来のパルスストレッチ回路
は、例えばレーダー受信器機から得られるビデオ信号を
波形処理した後の信号波形のピークをピークホールドし
、時定数回路によりパルスを広げたり伸長するような回
路が知られている。しかし、これらは複雑な回路構成を
必要とし、高価になり、かつ、種々面倒な調整を要し、
簡易にして安価なパルスストレッチ回路は実現されてい
々かった。
（ハ） 発明の目的
本発明は上記のような問題点を解決するためにレーダー
反射信号の受信パルス幅を拡大し視象識別判断を容易に
するパルスストレッチ回路を提供しようとするものであ
る。
反射信号の受信パルス幅を拡大し視象識別判断を容易に
するパルスストレッチ回路を提供しようとするものであ
る。
に）発明の実施例
第１図は本発明の一実施例を示すものである。
第１図において、受信信号入力端子Ｔ１には図示しない
レーダー受信機からのロービデオ信号が入力される。１
は波形成形回路であって、レーダーの反射信号のような
パルス列信号を処理する場合には例えばシフトレジスタ
やＣＣＤが使用されることが多い。２は遅延回路であっ
て本実施例ではＮＡＮＤゲートＩＣからなるインノ（−
タを２ヶ直列接続したもので構成されている。
レーダー受信機からのロービデオ信号が入力される。１
は波形成形回路であって、レーダーの反射信号のような
パルス列信号を処理する場合には例えばシフトレジスタ
やＣＣＤが使用されることが多い。２は遅延回路であっ
て本実施例ではＮＡＮＤゲートＩＣからなるインノ（−
タを２ヶ直列接続したもので構成されている。
３は単安定マルチバイブレータであって、受信パルス信
号波形を拡大したい時間に相当するだけのパルス幅を有
する矩形波を出力するものである。４はＯＲ回路であっ
て、前記遅延回路２からの出力波形の立上りから、前記
単安定マルチバイブレータ−６からの出力波形の立下り
までに相当する時間幅のパルス信号を出力する。
号波形を拡大したい時間に相当するだけのパルス幅を有
する矩形波を出力するものである。４はＯＲ回路であっ
て、前記遅延回路２からの出力波形の立上りから、前記
単安定マルチバイブレータ−６からの出力波形の立下り
までに相当する時間幅のパルス信号を出力する。
この出力パルス信号は図示しないビデオ増幅器で増幅さ
れて、レーダー表示器のブラウン管に印加されるように
なっている。
れて、レーダー表示器のブラウン管に印加されるように
なっている。
第２図において（４）は第１図の受信信号入力端子Ｔ、
に入力される入力信号、所謂ロービデオ信号の波形であ
ゃ、Ｓ、、Ｓ２．Ｓ３はレーダー反射信号の受信パルス
を示している。（Ｂ）は波形成形回路１の出力信号波形
であシ、遅延回路２及び単安定マルチバイブレーク６に
入力される。遅延回路２に入力された波形は、同図［Ｆ
］に示すように遅延回路２を構成する素子の特性により
、いずれのパルスもｔｄだけ遅れて端子Ｔ２に現われる
。
に入力される入力信号、所謂ロービデオ信号の波形であ
ゃ、Ｓ、、Ｓ２．Ｓ３はレーダー反射信号の受信パルス
を示している。（Ｂ）は波形成形回路１の出力信号波形
であシ、遅延回路２及び単安定マルチバイブレーク６に
入力される。遅延回路２に入力された波形は、同図［Ｆ
］に示すように遅延回路２を構成する素子の特性により
、いずれのパルスもｔｄだけ遅れて端子Ｔ２に現われる
。
一方、単安定マルチバイブレータ６は波形成形回路１の
出力信号波形（Ｂ）の各パルス信号の立下りで始動し、
同図（Ｃ）に示すように予め設定された所定の時間幅ｉ
ｓを有するパルスを発生する。
出力信号波形（Ｂ）の各パルス信号の立下りで始動し、
同図（Ｃ）に示すように予め設定された所定の時間幅ｉ
ｓを有するパルスを発生する。
こ＼で、特定の１ケのロービデオ信号Ｓ１について各回
路における信号波形の時間関係を考えてみると、遅延回
路２の出力信号波形が立下る直前に単安定マルチバイブ
レータ６の出力信号波形が立上っている。従って、ＯＲ
回路４の出力端子Ｔ、の出力信号波形は同図［Ｆ］に示
すように、同図０に示すパルス信号の立上９から同図（
Ｃ）に示すパルス信号の立下りまでの時間幅を有するロ
ービデオ信号の波形は同図■のように立」１り立下りと
も傾斜しているので、波形成形回路１の出力パルス信号
波形（Ｂ）の立下りで始動する単安定マルチバイブレー
タ（３）は、若干の時間遅れをもつことと々る。従って
、若しこの遅延回路２を介在させずに、波形成形回路１
の出力、Ｃレス信号を直接ＯＲ回路４に入力した場合に
は、−ＯＲ回路の出力端子Ｔ３からの出力信号波形は同
図■に示すようにその頂部に凹みを有する出力信号波形
となり、パルスストレッチが不十分となり、ブラウン管
に表示されるレーダー反射信号は分離して表示されるこ
とになり、パルスストレッチ回路としての機能が発揮で
きない。
路における信号波形の時間関係を考えてみると、遅延回
路２の出力信号波形が立下る直前に単安定マルチバイブ
レータ６の出力信号波形が立上っている。従って、ＯＲ
回路４の出力端子Ｔ、の出力信号波形は同図［Ｆ］に示
すように、同図０に示すパルス信号の立上９から同図（
Ｃ）に示すパルス信号の立下りまでの時間幅を有するロ
ービデオ信号の波形は同図■のように立」１り立下りと
も傾斜しているので、波形成形回路１の出力パルス信号
波形（Ｂ）の立下りで始動する単安定マルチバイブレー
タ（３）は、若干の時間遅れをもつことと々る。従って
、若しこの遅延回路２を介在させずに、波形成形回路１
の出力、Ｃレス信号を直接ＯＲ回路４に入力した場合に
は、−ＯＲ回路の出力端子Ｔ３からの出力信号波形は同
図■に示すようにその頂部に凹みを有する出力信号波形
となり、パルスストレッチが不十分となり、ブラウン管
に表示されるレーダー反射信号は分離して表示されるこ
とになり、パルスストレッチ回路としての機能が発揮で
きない。
第２図に示す本発明の一実施例による構成によれば、遅
延回路２を介在させてちるので遅延回路２の遅延時間ｔ
ｄ特性を活かして、ＯＲ回路４に入力する二つのパルス
信号波形の時間関係を擺正に４巽宋すると）−により−
ト４ボｌｆ′、−ような不具合なことは発生しない。
延回路２を介在させてちるので遅延回路２の遅延時間ｔ
ｄ特性を活かして、ＯＲ回路４に入力する二つのパルス
信号波形の時間関係を擺正に４巽宋すると）−により−
ト４ボｌｆ′、−ような不具合なことは発生しない。
また遅延回路２の遅延素子として、ＩＣのもつ固有の遅
延時間特性を利用することにより、上記と同様な作用を
させることができ、・ｚパルスストレッチ回路としての
機能をもたせることもできる。
延時間特性を利用することにより、上記と同様な作用を
させることができ、・ｚパルスストレッチ回路としての
機能をもたせることもできる。
なお、」ユ記実施例においては、遅延回路２として２ケ
のＩＣインバータを使用した場合について説明したが、
単安定マルチノくイブレータ乙の始動開始特性により、
４ヶ或いは６ケ、２１１ケ（ｎは正の整数）のインバー
タを直列接続して〜 使用するようにしてもよい。
のＩＣインバータを使用した場合について説明したが、
単安定マルチノくイブレータ乙の始動開始特性により、
４ヶ或いは６ケ、２１１ケ（ｎは正の整数）のインバー
タを直列接続して〜 使用するようにしてもよい。
（ホ）発明の効果
以−にのように本発明によれば、ロジック回路の組合せ
により簡易にして安価なパルスストレッチ回路を実現す
ることができる。また本発明によれば波形成形回路、遅
延回路、単安定マルチバイブレーク及びＯＲ回路等の各
構成回路素子がすべてＩＣ化された素子で構成できるの
で、信頼性が向上し、回路全体が小形化されるうぇ回路
構成が従来の回路より大幅に簡易になり、対温度、対振
動、対衝撃特性も改善されたパル 。
により簡易にして安価なパルスストレッチ回路を実現す
ることができる。また本発明によれば波形成形回路、遅
延回路、単安定マルチバイブレーク及びＯＲ回路等の各
構成回路素子がすべてＩＣ化された素子で構成できるの
で、信頼性が向上し、回路全体が小形化されるうぇ回路
構成が従来の回路より大幅に簡易になり、対温度、対振
動、対衝撃特性も改善されたパル 。
スストレッチ回路を得ることができ、立子シ、立下りが
極めて急峻なものがイＬられるので従来回路によるパル
スストレッチ回路により得られるパルス出力信号よりも
レーダー表示器上に表示される物標の反射信号が明瞭に
表示できて、物標の視認、識別判断がきわめて容易にな
ると言う効果を得ることができる。
極めて急峻なものがイＬられるので従来回路によるパル
スストレッチ回路により得られるパルス出力信号よりも
レーダー表示器上に表示される物標の反射信号が明瞭に
表示できて、物標の視認、識別判断がきわめて容易にな
ると言う効果を得ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す実施例における動作を説明するための波形
図、第３図はインバータが波形成形回路とＯＲ回路間に
介在しない場合の出力信−υ波形の時間軸を拡大した拡
大図である。 １ 波形成形回路 ２−遅延回路 ３・・単安定マルチバイブレータ ４− ＯＲ回路特許
出願人 安立電気株式会社 第１回 第２１ 第３回
第１図に示す実施例における動作を説明するための波形
図、第３図はインバータが波形成形回路とＯＲ回路間に
介在しない場合の出力信−υ波形の時間軸を拡大した拡
大図である。 １ 波形成形回路 ２−遅延回路 ３・・単安定マルチバイブレータ ４− ＯＲ回路特許
出願人 安立電気株式会社 第１回 第２１ 第３回
Claims (1)
- （１） 入力パルス信号の波形を成形す゛る波形成形回
路と；前記波形成形回路の出力パルス信号を受領し、該
出力パルス信号を所定時間遅延させる遅延回路と、前記
波形成形回路の出力パルス信号を受領し該出力信号波形
の立下りで始動し、所定時間幅のパルスを発生する単安
定マルチバイブレータと；前記遅延回路の出力パルス信
号と前記単安定マルチバイブレータの出力パルス信号と
を受領し、ＯＲ動作をするＯＲ回路とを備エタパルスス
トレノチ回路。 １ ア を１゛ケ徴とする特許請求の範囲第（１１項記載のパル
スストレッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036332A JPS60181672A (ja) | 1984-02-29 | 1984-02-29 | パルスストレツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59036332A JPS60181672A (ja) | 1984-02-29 | 1984-02-29 | パルスストレツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60181672A true JPS60181672A (ja) | 1985-09-17 |
Family
ID=12466870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59036332A Pending JPS60181672A (ja) | 1984-02-29 | 1984-02-29 | パルスストレツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60181672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135885U (ja) * | 1989-04-17 | 1990-11-13 |
-
1984
- 1984-02-29 JP JP59036332A patent/JPS60181672A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135885U (ja) * | 1989-04-17 | 1990-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4622553A (en) | Radar detector | |
| KR880006915A (ko) | 촬상장치의 조리개제어회로 | |
| JPH1138129A (ja) | 物体検知装置 | |
| US2515178A (en) | Means for synchronizing detection and interrogation systems | |
| US3680092A (en) | Ranging system using phase detection | |
| JPS60181672A (ja) | パルスストレツチ回路 | |
| US5485222A (en) | Method of determining the noise component in a video signal | |
| US5012340A (en) | Method and circuit for deriving H and V synchronizing pulses from a tri-level HDTV synchronizing signal | |
| US4217610A (en) | Variable start multiburst signal generator | |
| US5008862A (en) | Object detecting switch device | |
| US3258772A (en) | Radar defruiter | |
| JP3288489B2 (ja) | レーダ装置 | |
| JPH0572324A (ja) | パルスレーダ装置 | |
| US3950702A (en) | Circuits for detecting trigger signals for use in synthesizing type receivers | |
| US5561364A (en) | RF pulse detection | |
| JPH0471472B2 (ja) | ||
| JP3243052B2 (ja) | サンプリング受信装置 | |
| US3310803A (en) | Radar apparatus | |
| SU1688449A1 (ru) | Синхроселектор | |
| JPH0334710Y2 (ja) | ||
| JPH0122289Y2 (ja) | ||
| JP2570965B2 (ja) | 電波受信装置 | |
| KR900009251Y1 (ko) | 특정 정보 검출용 게이트 신호 발생회로 | |
| SU350129A1 (ru) | В. Ф. ОДИНОКОЕ и В. И. Кремнев Р занский радиотехнический институт | |
| JP2606564B2 (ja) | 受信装置 |