JPS60181947A - メモリ診断方式 - Google Patents
メモリ診断方式Info
- Publication number
- JPS60181947A JPS60181947A JP59037813A JP3781384A JPS60181947A JP S60181947 A JPS60181947 A JP S60181947A JP 59037813 A JP59037813 A JP 59037813A JP 3781384 A JP3781384 A JP 3781384A JP S60181947 A JPS60181947 A JP S60181947A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- check
- register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は処理装置（以下ｃｐｕと称す）等が行うメモリ
の診断時に１．このメモリの内容を破壊することなくメ
モリの動作チェックを可能とするメモリ診断方式に関す
る。
の診断時に１．このメモリの内容を破壊することなくメ
モリの動作チェックを可能とするメモリ診断方式に関す
る。
（ｂｌ 従来技術と問題点
従来、ＣＰＵとメモリとが接続されるデータ処理装置に
おいては、エラー発生時或いは電源投入時にメモリの動
作チェックが行われる。即ち予め定めたパターンのチェ
ックデータを用いてメモリへのり一ド／ライトチェック
を行う。従って、メモリの診断を行った後は、その前に
保存されていたメモリ上のデータが破壊される。この為
、オペレータかメモリ診断を行うに際し、メモの内容が
破壊されても良いか否かを確める必要があった。
おいては、エラー発生時或いは電源投入時にメモリの動
作チェックが行われる。即ち予め定めたパターンのチェ
ックデータを用いてメモリへのり一ド／ライトチェック
を行う。従って、メモリの診断を行った後は、その前に
保存されていたメモリ上のデータが破壊される。この為
、オペレータかメモリ診断を行うに際し、メモの内容が
破壊されても良いか否かを確める必要があった。
また、エラー発生時のエラー情報のロギングが行われる
装置においては、ロギングされた情報を外部メモリ等に
一旦セーブした後でないと、メモリ診断を行うことがで
きず、エラー処理の作業を煩雑化させる原因の１つでも
あった。
装置においては、ロギングされた情報を外部メモリ等に
一旦セーブした後でないと、メモリ診断を行うことがで
きず、エラー処理の作業を煩雑化させる原因の１つでも
あった。
（Ｃ） 発明の目的
本発明の目的は上述した従来の欠点を取除くべく、診断
を行うメモリの内容を破壊することなく、且つメモリの
診断を正確に行いうるメモリ診断方式を提供するにある
。
を行うメモリの内容を破壊することなく、且つメモリの
診断を正確に行いうるメモリ診断方式を提供するにある
。
ｆｄ＋ 発明の構成
上記目的を達成するため本発明においては、診断装置自
身に、チェックを行うメモリの記憶エリアに格納される
データを退避する領域、及びメモリ診断後に退避したデ
ータを元に戻す機能を付加したものである。以下実施例
を用いて本発明を詳述する。
身に、チェックを行うメモリの記憶エリアに格納される
データを退避する領域、及びメモリ診断後に退避したデ
ータを元に戻す機能を付加したものである。以下実施例
を用いて本発明を詳述する。
（ｅｌ 発明の実施例
第１図は本発明の一実施例を示す図、第２図はその動作
フローヂャートである。第１図に示す装置は、携帯可能
なハンドベルトターミナルであり、在庫管理等のための
データが処理されるものである。図において、■はＣＰ
’Ｕであり、内部レジスタとしてインデックスレジスタ
１０．データレジスタ１１．１２等を有する。ＣＰｔＪ
ｌは発振器１３から与えられるクロック信号に従って、
プログラムを実行するものである。２はＲＯＭ （不揮
発性メモ１月であり、ＣＰＵＩの実行ずべき制御プログ
ラム（図示せず）を始め、後述する各種チェックプログ
ラムが格納されている。３ばＲＡＭ （リード／ライト
可能な揮発性メモリ）であり、ＣＰＵＩのワークエリア
、データエリアとして利用される。４は時計であり、Ｒ
ＡＭ３とともに副電池１６によってバッテリサポートさ
れている。５は表示部であり、ＣＰＵＩによる処理結果
、入力データモニタ等の為に用いられるもの、６はブザ
ーでありエラー報知等に用いられるもの、７はプリンタ
、８はデータ入力用キーボード、９は外部装置（例えば
このターミナルを接続できるホスト処理装置）とのイン
タフェース部、１５は主電池であり、商用電源に接続さ
れることによって、充電器１４によって充電可能なもの
である。
フローヂャートである。第１図に示す装置は、携帯可能
なハンドベルトターミナルであり、在庫管理等のための
データが処理されるものである。図において、■はＣＰ
’Ｕであり、内部レジスタとしてインデックスレジスタ
１０．データレジスタ１１．１２等を有する。ＣＰｔＪ
ｌは発振器１３から与えられるクロック信号に従って、
プログラムを実行するものである。２はＲＯＭ （不揮
発性メモ１月であり、ＣＰＵＩの実行ずべき制御プログ
ラム（図示せず）を始め、後述する各種チェックプログ
ラムが格納されている。３ばＲＡＭ （リード／ライト
可能な揮発性メモリ）であり、ＣＰＵＩのワークエリア
、データエリアとして利用される。４は時計であり、Ｒ
ＡＭ３とともに副電池１６によってバッテリサポートさ
れている。５は表示部であり、ＣＰＵＩによる処理結果
、入力データモニタ等の為に用いられるもの、６はブザ
ーでありエラー報知等に用いられるもの、７はプリンタ
、８はデータ入力用キーボード、９は外部装置（例えば
このターミナルを接続できるホスト処理装置）とのイン
タフェース部、１５は主電池であり、商用電源に接続さ
れることによって、充電器１４によって充電可能なもの
である。
以下、第２図をもとに、実施例装置におけるメモリ診断
動作を説明する。
動作を説明する。
まずＣＰＵＩに対するメモリ診断の起動は、キーボード
８上の所定のキーを押下しながら主電池１５をオンする
ことにより達成される。メモリ診１１ｉの起動によりＣ
ＰＵＩは、ＲＯＭ Ｚ上（７）ＲＡＭチェックプログラ
ムを実行する。即ちＣＰＵＩは、このＲＡＭチェックプ
ログラムによって指定される、テスト対象のメモリアド
レスをインデックスレジスタ１０にセントする。次に、
レジスタ１０にセットされたアドレスによってＲＡＭ３
をアクセスする。つまり、そのアドレスに対応したＲＡ
Ｍ３の記憶領域に格納されているデータをリードする。
８上の所定のキーを押下しながら主電池１５をオンする
ことにより達成される。メモリ診１１ｉの起動によりＣ
ＰＵＩは、ＲＯＭ Ｚ上（７）ＲＡＭチェックプログラ
ムを実行する。即ちＣＰＵＩは、このＲＡＭチェックプ
ログラムによって指定される、テスト対象のメモリアド
レスをインデックスレジスタ１０にセントする。次に、
レジスタ１０にセットされたアドレスによってＲＡＭ３
をアクセスする。つまり、そのアドレスに対応したＲＡ
Ｍ３の記憶領域に格納されているデータをリードする。
リードしたデータはデータレジスタ１（１１）に退避す
る。このリードデータは、例えば１ハイド（８ビット）
データである。次にＣＰＵＩは、ＲＡＭチェックプログ
ラムによって指定されるパターンデータ（以下チェック
データと称す）をデータレジスタ２（１２）にセットす
る。このチェックデータは、プログラムによって例えば
、４つのパターンＡ−Ｄが予め用意されている。このパ
ターンＡ−Ｄは、８ビツト毎のチェックを行うものとす
れば、それぞれ２進ｒｉ ｉ ｉ ｉ １１１１ｊ、ｒ
ｏｌｏｌｏｌｏｌＪ、ｒｌｏｌｏｌｏｌｏ」、及びｒｏ
０００００００Ｊが定義されている。
る。このリードデータは、例えば１ハイド（８ビット）
データである。次にＣＰＵＩは、ＲＡＭチェックプログ
ラムによって指定されるパターンデータ（以下チェック
データと称す）をデータレジスタ２（１２）にセットす
る。このチェックデータは、プログラムによって例えば
、４つのパターンＡ−Ｄが予め用意されている。このパ
ターンＡ−Ｄは、８ビツト毎のチェックを行うものとす
れば、それぞれ２進ｒｉ ｉ ｉ ｉ １１１１ｊ、ｒ
ｏｌｏｌｏｌｏｌＪ、ｒｌｏｌｏｌｏｌｏ」、及びｒｏ
０００００００Ｊが定義されている。
しかしてＣＰＵ １は、まずパターンＡのチェックデー
タをレジスタ１２にセントする。そしてインデックスレ
ジスタ１０にセントされているメモリアドレスに対し、
このチェックデータを書込む。
タをレジスタ１２にセントする。そしてインデックスレ
ジスタ１０にセントされているメモリアドレスに対し、
このチェックデータを書込む。
チェックデータの書込みが終われば、ＣＰＵＩは当該ア
ドレスに対してメモリ内容の読出しを行い、読出したデ
ータとレジスタ１２にセントされているチェックデータ
とを比較する。具体的には、レジスタ１２のデータと読
出したデータとの減算を行い、その結果をレジスタ１２
にセントする。上述の動作から明らかな通り、診断を行
っているメモリの動作が正常であれば、チェックデータ
と読出したデータとは一致する。従ってレジスタ１２の
値が「０」になれば正品ということになる。
ドレスに対してメモリ内容の読出しを行い、読出したデ
ータとレジスタ１２にセントされているチェックデータ
とを比較する。具体的には、レジスタ１２のデータと読
出したデータとの減算を行い、その結果をレジスタ１２
にセントする。上述の動作から明らかな通り、診断を行
っているメモリの動作が正常であれば、チェックデータ
と読出したデータとは一致する。従ってレジスタ１２の
値が「０」になれば正品ということになる。
この比較結果が正常であれば、そのアドレスに対して次
のパターンＢのチェックデータを用いて、同様のライト
／リード及び比較動作が行われる。
のパターンＢのチェックデータを用いて、同様のライト
／リード及び比較動作が行われる。
以下同様にパターンＣ，Ｄのチェックデータにっいても
同一アドレスへの診断のために用いられる。
同一アドレスへの診断のために用いられる。
そして、このアドレスに対して４つのパターンＡ〜Ｄの
チェックデータを用いた診断が終了（正常終了）すれば
、ＣＰＵＩは、レジスタ１１に退避していたメモリデー
タを当該アドレスに１込んで、元に戻す。この退避デー
タの復元が終了すると、ＣＰＵＩはインデックスレジス
タ１０のアドレス値を＋１して次のメモリアドレスに対
する診断を行うことになる。一方、チェックデータのラ
イトの後群びその書込みデータを読出して元のチェック
データと比較する段階で、両データの不一致が検出され
たとする。この場合ＣＰｔＪ １は、インデックスレジ
スタ１０に格納されたアドレス値とともに、メモリ異常
のメソセーブを表示部５或いはプリンタフに出力するこ
とになる。
チェックデータを用いた診断が終了（正常終了）すれば
、ＣＰＵＩは、レジスタ１１に退避していたメモリデー
タを当該アドレスに１込んで、元に戻す。この退避デー
タの復元が終了すると、ＣＰＵＩはインデックスレジス
タ１０のアドレス値を＋１して次のメモリアドレスに対
する診断を行うことになる。一方、チェックデータのラ
イトの後群びその書込みデータを読出して元のチェック
データと比較する段階で、両データの不一致が検出され
たとする。この場合ＣＰｔＪ １は、インデックスレジ
スタ１０に格納されたアドレス値とともに、メモリ異常
のメソセーブを表示部５或いはプリンタフに出力するこ
とになる。
尚、ＲＯＭ２には上述したＲＡＭチェックプログラムの
他に、ブザー６、プリンタ７等のＩ１０チェックプログ
ラム、或いは通常の処理プログラムが格納されるもので
ある。
他に、ブザー６、プリンタ７等のＩ１０チェックプログ
ラム、或いは通常の処理プログラムが格納されるもので
ある。
以上の如く本実施例では、ＣＰＵＩの内部レジスタの１
つを、チェック対象となるメモリアドレスの格納データ
の退避領域とし゛ζ割当てるものである。これによって
、ＲＡ Ｍ ３に格納されているデータを破壊すること
なく、ＲＡＭ３の全ての領域の診断を行うことが可能と
なる。
つを、チェック対象となるメモリアドレスの格納データ
の退避領域とし゛ζ割当てるものである。これによって
、ＲＡ Ｍ ３に格納されているデータを破壊すること
なく、ＲＡＭ３の全ての領域の診断を行うことが可能と
なる。
（、ｆｌ 発明の効果
以上の通り本発明によれば、診断を行うメモリの内容を
破壊することなく、換言すれば、メモリ内容の他装置へ
の退ａ（セーブ）等の作業を行うごとなく、メモリの迅
速且つ正値な診断が可能となる。これによって、特にバ
ソテリーザボート等による内容保持を行っているメモリ
に対しも、その動作チェックを行うことが可能となり、
その実用的効果は大きい。
破壊することなく、換言すれば、メモリ内容の他装置へ
の退ａ（セーブ）等の作業を行うごとなく、メモリの迅
速且つ正値な診断が可能となる。これによって、特にバ
ソテリーザボート等による内容保持を行っているメモリ
に対しも、その動作チェックを行うことが可能となり、
その実用的効果は大きい。
第１図は本発明の一実施例を示す図、第２図はその動作
を示すフローチャートである。■は処理装置ＣＰＵ、２
はＲＯＭ、３はＲＡＭ、５は表示部、１０はインデック
スレジスタ、１１．１２はデータレジスタをそれぞれ示
す。 第 １ ν」 り ｋ・ ど レコ
を示すフローチャートである。■は処理装置ＣＰＵ、２
はＲＯＭ、３はＲＡＭ、５は表示部、１０はインデック
スレジスタ、１１．１２はデータレジスタをそれぞれ示
す。 第 １ ν」 り ｋ・ ど レコ
Claims (1)
- メモリと、該メモリの診断を行う診断装置とを備え、診
断装置が予め定められたパターンのデータを該メモリに
書込み、書込んだデータを読出して読出したデータと予
め定められたパターンデータとを比較することによって
、メモリの診断を行うメモリ診断装置において、予め定
められたパターンのデータを書込むメモリ上の記１．ｅ
領域に格納されるデータを退避する退避領域、及び退避
領域に退避したデータの格納されていたメモリ上の記設
け、メモリの各記憶領域に格納されるデータを退避しな
がら各記憶領域に対する診断を行うことを４９徴とする
メモリ診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037813A JPS60181947A (ja) | 1984-02-29 | 1984-02-29 | メモリ診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59037813A JPS60181947A (ja) | 1984-02-29 | 1984-02-29 | メモリ診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60181947A true JPS60181947A (ja) | 1985-09-17 |
Family
ID=12507955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59037813A Pending JPS60181947A (ja) | 1984-02-29 | 1984-02-29 | メモリ診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60181947A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63279345A (ja) * | 1987-05-11 | 1988-11-16 | Fujitsu Ltd | 携帯用端末装置 |
| JPH0424846A (ja) * | 1990-05-18 | 1992-01-28 | Fujitsu Ten Ltd | 書換可能メモリの実装確認方法 |
| US7257323B2 (en) | 2001-11-21 | 2007-08-14 | Nec Corporation | Signal-off detection circuit and optical receiving device using the same |
| JP2007287314A (ja) * | 2006-04-14 | 2007-11-01 | Hynix Semiconductor Inc | 半導体メモリ素子及びその駆動方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580899A (en) * | 1978-12-13 | 1980-06-18 | Hitachi Ltd | Ram monitor system |
| JPS55113199A (en) * | 1979-02-23 | 1980-09-01 | Fujitsu Ltd | Diagnostic system for memory unit |
-
1984
- 1984-02-29 JP JP59037813A patent/JPS60181947A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5580899A (en) * | 1978-12-13 | 1980-06-18 | Hitachi Ltd | Ram monitor system |
| JPS55113199A (en) * | 1979-02-23 | 1980-09-01 | Fujitsu Ltd | Diagnostic system for memory unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63279345A (ja) * | 1987-05-11 | 1988-11-16 | Fujitsu Ltd | 携帯用端末装置 |
| JPH0424846A (ja) * | 1990-05-18 | 1992-01-28 | Fujitsu Ten Ltd | 書換可能メモリの実装確認方法 |
| US7257323B2 (en) | 2001-11-21 | 2007-08-14 | Nec Corporation | Signal-off detection circuit and optical receiving device using the same |
| JP2007287314A (ja) * | 2006-04-14 | 2007-11-01 | Hynix Semiconductor Inc | 半導体メモリ素子及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8291379B2 (en) | Runtime analysis of a computer program to identify improper memory accesses that cause further problems | |
| JPS60181947A (ja) | メモリ診断方式 | |
| JPS63118951A (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| CN117573403A (zh) | 一种系统级芯片的异常的处理方法、装置、设备及介质 | |
| JP2006079485A (ja) | 電子計算機における障害解析用情報収集方式 | |
| KR950012495B1 (ko) | 메모리 진단장치 및 방법 | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPS6111802Y2 (ja) | ||
| JPS60233743A (ja) | 計算機システムの異常検出回路 | |
| JPS59133654A (ja) | プログラムデバツグ装置 | |
| JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 | |
| JPS63136238A (ja) | マイクロプログラム制御装置 | |
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| JPS62166429A (ja) | 装置識別番号設定方式 | |
| JPS63136242A (ja) | 情報処理装置の内蔵ｒａｍ診断方式 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPH0997194A (ja) | フェイルメモリのデータ取得装置 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH0293847A (ja) | 初期診断時のメモリテスト方式 | |
| JPH01282658A (ja) | 共通バス誤り検出方式 | |
| JPS6278666A (ja) | プロセツサ異常検出方式 | |
| JPH02103647A (ja) | インテリジェント計測カードの制御方法 | |
| JPH0212373A (ja) | 株価表示装置 | |
| JPS62224833A (ja) | デ−タ形式の適否検査方式 |