JPS6018200B2 - パルスモ−タの制御方式 - Google Patents
パルスモ−タの制御方式Info
- Publication number
- JPS6018200B2 JPS6018200B2 JP8415779A JP8415779A JPS6018200B2 JP S6018200 B2 JPS6018200 B2 JP S6018200B2 JP 8415779 A JP8415779 A JP 8415779A JP 8415779 A JP8415779 A JP 8415779A JP S6018200 B2 JPS6018200 B2 JP S6018200B2
- Authority
- JP
- Japan
- Prior art keywords
- slewing
- phase switching
- pulse motor
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/32—Reducing overshoot or oscillation, e.g. damping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】
本発明は、オーバシュートが生ずることなくしかも最短
時間で以て目標速度に到達できるようにしたパルスモー
タの制御方式に関するものである。
時間で以て目標速度に到達できるようにしたパルスモー
タの制御方式に関するものである。
第１図は公３知のパルスモータにおける、パルスモータ
の１列の電気回路図、第２図は上記パルスモータにおけ
る相切替タイミング・パルス列と各相巻線を流れる駆動
電流の関係の一例を示す図である。
の１列の電気回路図、第２図は上記パルスモータにおけ
る相切替タイミング・パルス列と各相巻線を流れる駆動
電流の関係の一例を示す図である。
第１図において、１一Ａないし１一Ｄはトランジスタ、
２一Ａないし２一Ｄは励磁巻線、３は相切替回路、ＰＴ
は相切替タイミング・パルス列をそれぞれ示している。
２一Ａないし２一Ｄは励磁巻線、３は相切替回路、ＰＴ
は相切替タイミング・パルス列をそれぞれ示している。
第２図に示すように〜第１番目の相切替タイミング・パ
ルスでパルスモータが走行を開始すると仮定する。第１
番目の相切替タイミング・パルスが入力されると、相切
替回路３はトランジスタ１一Ａと１一Ｂをオンにする。
第２番目の相切替タイミング・パルスが入力されると、
相切替回路３は、トランジスタ１一Ａをオフし、トラン
ジスタ１−Ｃをオンにする。第３番目の相切替タイミン
グ・パルスが入力されると、相功替回路３はトランジス
タ１一Ｂをオフし、トランジスタ１−Ｄをオンにする。
第４番目の相切替タイミング・パルスが入力されると、
才目切替回路３は、トランジスタ１−Ｃをオフし、トラ
ンジスタ１一Ａをオンにする。以下、同機にして相切替
タイミング・パルスが入力される毎に、相切替回路３は
、巻線２−Ａ，２一Ｂ，２山Ｃ，２−Ｄに流れる駆動電
流を切替える。短時間で以て、しかも円滑に目標速度ま
で加速するための制御方式には種々のものが存在するが
、パルスモータの場合には相切替タイミング・パルスの
間隔を徐々に変えていく制御方式が一般的である。
ルスでパルスモータが走行を開始すると仮定する。第１
番目の相切替タイミング・パルスが入力されると、相切
替回路３はトランジスタ１一Ａと１一Ｂをオンにする。
第２番目の相切替タイミング・パルスが入力されると、
相切替回路３は、トランジスタ１一Ａをオフし、トラン
ジスタ１−Ｃをオンにする。第３番目の相切替タイミン
グ・パルスが入力されると、相功替回路３はトランジス
タ１一Ｂをオフし、トランジスタ１−Ｄをオンにする。
第４番目の相切替タイミング・パルスが入力されると、
才目切替回路３は、トランジスタ１−Ｃをオフし、トラ
ンジスタ１一Ａをオンにする。以下、同機にして相切替
タイミング・パルスが入力される毎に、相切替回路３は
、巻線２−Ａ，２一Ｂ，２山Ｃ，２−Ｄに流れる駆動電
流を切替える。短時間で以て、しかも円滑に目標速度ま
で加速するための制御方式には種々のものが存在するが
、パルスモータの場合には相切替タイミング・パルスの
間隔を徐々に変えていく制御方式が一般的である。
しかし、目標速度が複数個の場合には、各自標速度に対
して最適化を計るのは困難であり、特性を犠牲にするか
、或は負荷に比べ大容量のパルスモータを使用するかの
いずれかである。パルスモータの起動時の速度特性は、
負荷、モータの特性および駆動方法（駆動電流や相切替
周期）に依存する。同一負荷で且つ同一モータの場合に
は相切替タイミングが大きく作用する。第４図において
、■は、第３図イに示す如き相切替が急激に行なわれる
相切替タイミング・パルス列を使用した場合の速度特性
、■は最適の相切替タイミング・パルス列を使用した場
合の速度特性、■は第３図口に示す如き相切替がゆっく
りと行なわれる相切替タイミング・パルス列を使用した
場合の速度特性を示している。次に第５図を参照して複
数の目標速度が設定されている場合について説明する。
して最適化を計るのは困難であり、特性を犠牲にするか
、或は負荷に比べ大容量のパルスモータを使用するかの
いずれかである。パルスモータの起動時の速度特性は、
負荷、モータの特性および駆動方法（駆動電流や相切替
周期）に依存する。同一負荷で且つ同一モータの場合に
は相切替タイミングが大きく作用する。第４図において
、■は、第３図イに示す如き相切替が急激に行なわれる
相切替タイミング・パルス列を使用した場合の速度特性
、■は最適の相切替タイミング・パルス列を使用した場
合の速度特性、■は第３図口に示す如き相切替がゆっく
りと行なわれる相切替タイミング・パルス列を使用した
場合の速度特性を示している。次に第５図を参照して複
数の目標速度が設定されている場合について説明する。
目標速度Ｓ，，Ｓ２，Ｓ３に対して同一の相切替タイミ
ング・パルス列を使用すると、いずれかの目標速度に加
速する場合に不都合が生ずる。第５図は、目標速度Ｓ，
に対して最適化を計った相切替パルスを共用したために
、目標速度Ｓ２，Ｓ３に加速する場合にオーバ・シュー
トを生じた例を示すものである。本発明は、上記の考察
に基づくものであって複数の目標速度に対してそれぞれ
最適化された駆動方法を探ることが出来るようにしたパ
ルスモータの制御方式を提供することを目的としている
。
ング・パルス列を使用すると、いずれかの目標速度に加
速する場合に不都合が生ずる。第５図は、目標速度Ｓ，
に対して最適化を計った相切替パルスを共用したために
、目標速度Ｓ２，Ｓ３に加速する場合にオーバ・シュー
トを生じた例を示すものである。本発明は、上記の考察
に基づくものであって複数の目標速度に対してそれぞれ
最適化された駆動方法を探ることが出来るようにしたパ
ルスモータの制御方式を提供することを目的としている
。
そしてそのため、本発明のパルスモータの制御方式は、
パルスモータと、該パルスモータにおける各相に流れる
電流を相切替タイミングパルスが入力される度に切替え
る相切替回路と、複数種類の加速用スルーィング・デー
タ列及び複数種類の減速用スルーィング・データ列を記
憶する記憶手段と、マイクロプロセッサと、スルーイン
グ・デー夕が初期値としてセットされると共にクロツク
が印加される度に計数値を単位量だけ更新し上記計数値
が所定値になった時に上記相切替回路に相切替タイミン
グパルスを供Ｖ給すると共に上記マイクロプロセッサに
対して割込みをかけるスルーイング回路とを具備し、且
つ上記マイクロプロセッサは、上記スルーィング回路か
らの割込みを受取ると、指定されたスルーィング・デー
タ列に属する次のスルーィング・データを上記記憶手段
から議出して上話スルーィング回路にセットするように
構成され、第ｉ番目の加速用スルーィング・データ列は
、該パルスモータを速度Ｓ，まで加速するための最適化
された加速用スルーィング・データの並びであり、第ｉ
番目の加速用スルーィング・データ列は、該パルスモー
タを速度Ｓｊから減速さ ‐せるための最適化された減
速用スルーィング・データの並びであることを特徴とす
るものである。以下、本発明を図面を参照しつつ説明す
る。第６図は本発明の１実施例のブロック図であって、
４はパルスモータ、５は制御プログラムが格納されるＲ
ＯＭ，６−１なし、し６−３は加速用スルーィング・デ
ータ列が格納されるＲＯＭ，７−１ないし７一３は減速
用スルーイング・データ列が格納されるＲＯＭ，８はマ
イクロプロセッサ、９は出力ボート、１０はスルーイン
グ回路をそれぞれ示している。なお、３は第１図と同じ
く相切替回路である。ＲＯＭ５は制御プログラムが格納
され、ＲＯＭ６−１には目標速度Ｓ，に対する加速用ス
ルーィング・データが格納され、ＲＯＭ６−２には目標
速度Ｓ２に対する加速用スルーィング・データが格納さ
れ、ＲＯＭ６一３には目標速度Ｓ３に対する加速用スル
ーイング・データが格納され、ＲＯＭ７−１には速度Ｓ
，から停止させるためのスルーイング・データが格納さ
れ、ＲＯＭ７−２には速度Ｓ２から停止させるためのス
ルーィング・データが格納され、ＲＯＭ７−３には速度
Ｓ３から停止させるためのスルーイング・データが格納
されている。
パルスモータと、該パルスモータにおける各相に流れる
電流を相切替タイミングパルスが入力される度に切替え
る相切替回路と、複数種類の加速用スルーィング・デー
タ列及び複数種類の減速用スルーィング・データ列を記
憶する記憶手段と、マイクロプロセッサと、スルーイン
グ・デー夕が初期値としてセットされると共にクロツク
が印加される度に計数値を単位量だけ更新し上記計数値
が所定値になった時に上記相切替回路に相切替タイミン
グパルスを供Ｖ給すると共に上記マイクロプロセッサに
対して割込みをかけるスルーイング回路とを具備し、且
つ上記マイクロプロセッサは、上記スルーィング回路か
らの割込みを受取ると、指定されたスルーィング・デー
タ列に属する次のスルーィング・データを上記記憶手段
から議出して上話スルーィング回路にセットするように
構成され、第ｉ番目の加速用スルーィング・データ列は
、該パルスモータを速度Ｓ，まで加速するための最適化
された加速用スルーィング・データの並びであり、第ｉ
番目の加速用スルーィング・データ列は、該パルスモー
タを速度Ｓｊから減速さ ‐せるための最適化された減
速用スルーィング・データの並びであることを特徴とす
るものである。以下、本発明を図面を参照しつつ説明す
る。第６図は本発明の１実施例のブロック図であって、
４はパルスモータ、５は制御プログラムが格納されるＲ
ＯＭ，６−１なし、し６−３は加速用スルーィング・デ
ータ列が格納されるＲＯＭ，７−１ないし７一３は減速
用スルーイング・データ列が格納されるＲＯＭ，８はマ
イクロプロセッサ、９は出力ボート、１０はスルーイン
グ回路をそれぞれ示している。なお、３は第１図と同じ
く相切替回路である。ＲＯＭ５は制御プログラムが格納
され、ＲＯＭ６−１には目標速度Ｓ，に対する加速用ス
ルーィング・データが格納され、ＲＯＭ６−２には目標
速度Ｓ２に対する加速用スルーィング・データが格納さ
れ、ＲＯＭ６一３には目標速度Ｓ３に対する加速用スル
ーイング・データが格納され、ＲＯＭ７−１には速度Ｓ
，から停止させるためのスルーイング・データが格納さ
れ、ＲＯＭ７−２には速度Ｓ２から停止させるためのス
ルーィング・データが格納され、ＲＯＭ７−３には速度
Ｓ３から停止させるためのスルーイング・データが格納
されている。
マイクロプ。セツサ８は、パルスモータの起動の場合、
制御プログラムのパルスモータ起動処理ルーチンを実行
し、停止の場合には制御プログラムのパルスモータ起動
処理ルーチンを実行する。パルスモータ１を起動又は停
止する場合、ＲＯＭ６一１，６一２，６−３，７−１，
７−２又は７−３内のスルーィング・データが逐次読出
され、出力ボート９を通してスルーイング・回路１０に
セットされる。下記の表はＲＯＭから謙出されるスルー
イング・データの１列を示すものである。なお表中の数
値は１６隼表示である。スルーイング回路１０はカウン
タであって、出力ボート９から送られて来るスルーイン
グ・データが初期値としてセットされる。
制御プログラムのパルスモータ起動処理ルーチンを実行
し、停止の場合には制御プログラムのパルスモータ起動
処理ルーチンを実行する。パルスモータ１を起動又は停
止する場合、ＲＯＭ６一１，６一２，６−３，７−１，
７−２又は７−３内のスルーィング・データが逐次読出
され、出力ボート９を通してスルーイング・回路１０に
セットされる。下記の表はＲＯＭから謙出されるスルー
イング・データの１列を示すものである。なお表中の数
値は１６隼表示である。スルーイング回路１０はカウン
タであって、出力ボート９から送られて来るスルーイン
グ・データが初期値としてセットされる。
スルーィング回路１０‘こは、クロックが印加され、ク
ロックが入力される毎にカウント値が十１３れる。
ロックが入力される毎にカウント値が十１３れる。
カウンタ値が所定値、例えば“ＦＦ”になるとキャリ−
がスルーィング回路１０から出力される。このキャリー
・パルスが相切替用タイミング・パルスである。一方相
切替用タイミング・パルスはマイクロプロセッサ８に対
する割込信号としても利用される。マイクロプロセッサ
８は割込みを受信すると、次のスルーィング・データを
読出し、これをスルーィング回路１０１こ転送する。い
ま、上記の表における加速用スルーィング・データがＲ
ＯＭ６一１に格納されており、且つ目標速度Ｓ，に加速
する場合を想定する。
がスルーィング回路１０から出力される。このキャリー
・パルスが相切替用タイミング・パルスである。一方相
切替用タイミング・パルスはマイクロプロセッサ８に対
する割込信号としても利用される。マイクロプロセッサ
８は割込みを受信すると、次のスルーィング・データを
読出し、これをスルーィング回路１０１こ転送する。い
ま、上記の表における加速用スルーィング・データがＲ
ＯＭ６一１に格納されており、且つ目標速度Ｓ，に加速
する場合を想定する。
目標速度Ｓ，に加速する場合にはＲＯＭ６−１が選択さ
れ、先ずスルーイング・データ“０びがスルーイング回
路１川こセットされる。スタート指令が発せられると、
スルーィング回路１０１こクロックが印加され、クロッ
クが入力される毎にそのカウン夕値は十１される。スル
ーイング回路１０のカウンタ値が所定値になると、１個
の相切替タイミング・パルスが相切替回路３に送られ、
これと同時にマィクロプロセツサ８に割込みがかけられ
る。割込みがかけられると、マイクロプロセッサ８はＲ
ＯＭ６一１内の次の番地のスルーィングのデ−夕“３び
を議出し、このスルーィング・データ“３びがスルーィ
ング回路１０にセットされる。第２番目の相切替タイミ
ング・パルスがスルーィング回路１０から出力されると
、スルーィング回路１０にスル−イング・データ“５５
’’がセットされる。同様の操作を繰り返えして１５番
目の相切替タイミング・パルスが生成されると、スルー
ィング回路１０には、スルーイング・データ“Ａ２’’
がセットされ、これ以後スルーィング・データ“Ａ２’
’で定まる周期で相切替タイミング・パルスが生成され
る。第７図は本発明によるパルスモータの制御方式の速
度特性を示すものである。
れ、先ずスルーイング・データ“０びがスルーイング回
路１川こセットされる。スタート指令が発せられると、
スルーィング回路１０１こクロックが印加され、クロッ
クが入力される毎にそのカウン夕値は十１される。スル
ーイング回路１０のカウンタ値が所定値になると、１個
の相切替タイミング・パルスが相切替回路３に送られ、
これと同時にマィクロプロセツサ８に割込みがかけられ
る。割込みがかけられると、マイクロプロセッサ８はＲ
ＯＭ６一１内の次の番地のスルーィングのデ−夕“３び
を議出し、このスルーィング・データ“３びがスルーィ
ング回路１０にセットされる。第２番目の相切替タイミ
ング・パルスがスルーィング回路１０から出力されると
、スルーィング回路１０にスル−イング・データ“５５
’’がセットされる。同様の操作を繰り返えして１５番
目の相切替タイミング・パルスが生成されると、スルー
ィング回路１０には、スルーイング・データ“Ａ２’’
がセットされ、これ以後スルーィング・データ“Ａ２’
’で定まる周期で相切替タイミング・パルスが生成され
る。第７図は本発明によるパルスモータの制御方式の速
度特性を示すものである。
第７図から判るように、目標速度Ｓ，まで加速する場合
、目標速度Ｓ２まで加速する場合又は目標速度Ｓ３まで
加速する場合のいずれの場合においても、オーバシュー
トを生ずることなく、しかも最短時間で目標速度に到達
することが出来る。また、停止の場合の速度特性は図示
しないが、本発明によれば、最短時間でパルスモータを
停止させることが出来る。
、目標速度Ｓ２まで加速する場合又は目標速度Ｓ３まで
加速する場合のいずれの場合においても、オーバシュー
トを生ずることなく、しかも最短時間で目標速度に到達
することが出来る。また、停止の場合の速度特性は図示
しないが、本発明によれば、最短時間でパルスモータを
停止させることが出来る。
第１図は公知のパルスモータにおけるステータの１列の
電気回路図、第２図は上記パルスモータにおける相切替
タイミング・パルス列と各相巻線を流れる駆動電流の関
係の１例を示す図、第３図はパルスモータ起動時におけ
る相切替タイミング・パルス列の例を示す図、第４図は
、パルスモータ起動時の速度特性の例を示す図、第５図
は同一種類の相切替タイミング・パルス列を使用してパ
ルスモータを目標速度Ｓ，，Ｓ２，Ｓ３まで加速する場
合における速度特性を示す図、第６図は本発明の１実施
例のブロック図、第７図は本発明によるパルスモータの
制御方式における速度特性を示す図である。 １一Ａないし１−Ｂ……トランジスタ、２一Ａないし２
−Ｂ・・・・・・励磁巻線、３・・・・・・相切替回路
、４……パルスモータ、５……制御プログラムを格納す
るＲＯＭ、６一１ないし６−３・・・・・・加速用スル
ーィング・データを格納するＲＯＭ、７−１ないし７−
３・・・・・・減速用スルーィング・データを格納する
ＲＯＭ、８・・…・マイクロプロセッサ、９・・・・・
・出力ボート、１０・・・・・・スルーィング回路。 オー図才２図 次ぅ図 才４図 才；凶刃 汁ら図 才ク図
電気回路図、第２図は上記パルスモータにおける相切替
タイミング・パルス列と各相巻線を流れる駆動電流の関
係の１例を示す図、第３図はパルスモータ起動時におけ
る相切替タイミング・パルス列の例を示す図、第４図は
、パルスモータ起動時の速度特性の例を示す図、第５図
は同一種類の相切替タイミング・パルス列を使用してパ
ルスモータを目標速度Ｓ，，Ｓ２，Ｓ３まで加速する場
合における速度特性を示す図、第６図は本発明の１実施
例のブロック図、第７図は本発明によるパルスモータの
制御方式における速度特性を示す図である。 １一Ａないし１−Ｂ……トランジスタ、２一Ａないし２
−Ｂ・・・・・・励磁巻線、３・・・・・・相切替回路
、４……パルスモータ、５……制御プログラムを格納す
るＲＯＭ、６一１ないし６−３・・・・・・加速用スル
ーィング・データを格納するＲＯＭ、７−１ないし７−
３・・・・・・減速用スルーィング・データを格納する
ＲＯＭ、８・・…・マイクロプロセッサ、９・・・・・
・出力ボート、１０・・・・・・スルーィング回路。 オー図才２図 次ぅ図 才４図 才；凶刃 汁ら図 才ク図
Claims (1)
- １ パルスモータと、該パルスモータにおける各相に流
れる電流を相切替タイミングパルスが入力される度に切
替える相切替回路と、複数種類の加速用スルーイング・
データ列及び複数種類の減速用スルーイング・データ列
を記憶する記憶手段と、マイクロプロセツサと、スルー
イング・データが初期値としてセツトされると共にクロ
ツクが印加される度に計数値を単位量だけ更新し上記計
数値が所定値になった時に上記相切替回路に相切替タイ
ミングパルスを供給すると共に上記マイクロプロセツサ
に対して割込みをかけるスルーイング回路とを具備し、
且つ上記マイクロプロセツサは、上記スルーイング回路
からの割込みを受取ると、指定されたスルーイング・デ
ータ列に属する次のスルーイング・データを上記記憶手
段から読出して上記スルーイング回路にセツトするよう
に構成され、第ｉ番目の加速用スルーイング・データ列
は、該パルスモータを速度Ｓ＿１まで加速するための最
適化された加速用スルーイング・データの並びであり、
第ｊ番目の加速用スルーイング・データ列は、該パルス
モータを速度Ｓ＿３から減速させるための最適化された
減速用スルーイング・データの並びであることを特徴と
するパルスモータの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8415779A JPS6018200B2 (ja) | 1979-07-03 | 1979-07-03 | パルスモ−タの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8415779A JPS6018200B2 (ja) | 1979-07-03 | 1979-07-03 | パルスモ−タの制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5610098A JPS5610098A (en) | 1981-02-02 |
| JPS6018200B2 true JPS6018200B2 (ja) | 1985-05-09 |
Family
ID=13822658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8415779A Expired JPS6018200B2 (ja) | 1979-07-03 | 1979-07-03 | パルスモ−タの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6018200B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03206299A (ja) * | 1989-12-29 | 1991-09-09 | Daimaru Bouon Kk | 竪坑開口部の防音用パネル蓋 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0064391B1 (en) * | 1981-05-02 | 1985-08-07 | Rodime PLC | Method and apparatus for controlling a stepper motor |
| JPS587159A (ja) * | 1981-07-06 | 1983-01-14 | Toshiba Corp | 露光装置 |
| JPS58182386U (ja) * | 1982-05-31 | 1983-12-05 | 日立化成工業株式会社 | ブラシ |
| JPS59122400A (ja) * | 1982-12-24 | 1984-07-14 | Fujitsu Ltd | ステツピング・モ−タ制御方式 |
| JPS602394U (ja) * | 1983-06-20 | 1985-01-09 | 三洋電機株式会社 | パルス周波数切換装置 |
| JPS605798A (ja) * | 1983-06-20 | 1985-01-12 | Hitachi Ltd | パルスモータ運転装置 |
| JPH071368B2 (ja) * | 1984-01-09 | 1995-01-11 | 株式会社東芝 | 原稿走査装置 |
| JPS61108099U (ja) * | 1984-12-20 | 1986-07-09 | ||
| JP3480349B2 (ja) | 1999-01-27 | 2003-12-15 | 富士ゼロックス株式会社 | ステッピングモータ制御装置 |
-
1979
- 1979-07-03 JP JP8415779A patent/JPS6018200B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03206299A (ja) * | 1989-12-29 | 1991-09-09 | Daimaru Bouon Kk | 竪坑開口部の防音用パネル蓋 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5610098A (en) | 1981-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6018200B2 (ja) | パルスモ−タの制御方式 | |
| JPS58192484A (ja) | ブラシなし直流電動機のための速度制御方法 | |
| US5485070A (en) | Stepping-motor driving system | |
| GB1579043A (en) | Method and drive circuitry for stepping motors | |
| JPS61240897A (ja) | ステツプモ−タ駆動装置 | |
| JPS6149917B2 (ja) | ||
| JPH01214293A (ja) | 巻線切換制御装置 | |
| US4672283A (en) | Control circuit for stepping motor | |
| US4803414A (en) | Method of controlling a step motor | |
| JPH028559B2 (ja) | ||
| JPH0353880B2 (ja) | ||
| JPS63314199A (ja) | ステツピングモ−タの駆動方法 | |
| JPH06178582A (ja) | センサレス多相直流モータの起動方法 | |
| JPS5835040B2 (ja) | パルスモ−タ駆動装置 | |
| JPH01198300A (ja) | ステップモータ駆動装置 | |
| JPH06253510A (ja) | Ｖｖｖｆ用誘導電動機 | |
| JPH04281396A (ja) | ステッピングモータの制御装置 | |
| JPS6387188A (ja) | サ−ボモ−タのパワ−駆動部動作制御指令方法 | |
| JPS62171498A (ja) | ステツプモ−タ−の励磁方式 | |
| JPS6139103A (ja) | プログラマブルコントローラ | |
| JPS623669B2 (ja) | ||
| JPS63127302A (ja) | 電子機器 | |
| JPH0759378A (ja) | ブラシレスモータの速度制御方法及び装置 | |
| JPS62221898A (ja) | ステツピングモ−タの駆動装置 | |
| JPH0723585A (ja) | ブラシレスモータの駆動装置 |