JPS60182182A - マトリツクス配線板 - Google Patents

マトリツクス配線板

Info

Publication number
JPS60182182A
JPS60182182A JP59035951A JP3595184A JPS60182182A JP S60182182 A JPS60182182 A JP S60182182A JP 59035951 A JP59035951 A JP 59035951A JP 3595184 A JP3595184 A JP 3595184A JP S60182182 A JPS60182182 A JP S60182182A
Authority
JP
Japan
Prior art keywords
wiring
matrix
capacitance
intersection
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59035951A
Other languages
English (en)
Inventor
清藤 伸一
克己 中川
深谷 正樹
裕一 正木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59035951A priority Critical patent/JPS60182182A/ja
Publication of JPS60182182A publication Critical patent/JPS60182182A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は光電変換装置に用いられるフォトセンサアレイ
のマトリックス配線板の改良に関する。
〔従来技術〕
従来、例えばファクシミリ装置の光電変換装置部として
はシリコンフォトダイオード型の1次元フォトセンサア
レイが一般的に知られている。又、近年においては、グ
ロー放電、スパッタリング。
イオンブレーティング、真空蒸着等真空装置を用いた膜
形成法、もしくは結着樹脂と混合して塗布する方法等を
用いて被着させた薄膜もしくは厚膜を積層させて作製し
た、レンズ系で原稿を縮小することを必、要としない長
尺化したフォトセンサアレイの開発が進んでいる。
この様な長尺化したフォトセンサアレイの方式として、
大きく次の2つがある。つまり、コゾレーナ型の光導電
タイプとサンドイッチ型の光起電力タイプがあるが、コ
グレーナ型の光導電タイプはザンドイヅチ型光起電力タ
イプに比べ、光応答速度では劣るものの、感度つまり光
電流の大きさは、同面積画素、同−光量の場合光起電力
タイプより約100倍′大きいことが実験的にも理論的
にも示されている。
この光電流が大きいという特性を利用して、実時間読出
し方式(光電流を蓄積しないで、実時間で光電流を増巾
出力する方式)が可能となる。さらに、実時間読出し方
式は1画素当りの読出し速度が速い(蓄積時間がいらな
い)ことから、−次元長尺フォトセンサアレイのセンナ
をおる個数毎に分割して読出す方式つまシマトリ、クス
読出し方式が可能である。
前述したマトリ、クス読出し方式は、第1図に示すよう
にmXn個の光電変換要素が一列アレイ状とされ、この
光電変換要素のm個に共通なプロ、り電極2がn個あり
、mXn個の光電変換要素毎に独立して設けられたmX
n個の個別電極と前記共通なブロック電極2と前記独立
して設けられた個別電極との間に光電変換層とを有する
一次元長尺フオドセンサアレイ部4、前記n個の共通電
極に順次電圧を印加する電圧印加回路6、mXn個の光
電変換要素からm個ずつ並列に出力される光電流を入力
し直列に出力する走査回路部とマトリックス配線部8と
からなる。
第2図はこのマトリックス読出しを行う為のマトリック
ス回路部8が形成されたマトリックス配線板9の断面図
であり、基板10上に第1配線層12、絶縁層14.第
2配線層16が形成され、第1配線M12と第2配線層
16を部分的にスルーホールコンタクト部18で接続さ
せる。
第3図はマトリックス回路部8の構成図であり、20は
第1配線層12(第2図)上の第1配線;22は第2配
線層16(第2図)上の第2配線である。
しかるにこのマトリックス読出し方式の場合、回路構成
は簡単となるが配線部が複雑となり配線部面積が大きく
なるという不都合を有する。
特に、画素数が犬となりmXnが犬となった場合、例え
ばA4サイズを8pe4/ll11で読取るときは、m
Xn=1728であり、読取り速度を最大とするために
はmりnさ2という関係から、一般にはm=32;n=
54またはm=48:n=36(またはm=64 * 
n=27 )が採用される。mの値は回路部が何チャン
ネル集積可能かによって決定されるが、回路部を低価格
にするためにはなるべくチャンネル数すなわちmの値を
小さくしだい。この結果、m=32:n=54程度の配
分が一般的であるが、この場合には前記共通ブロック電
極配線数が54本、個別電極側マトリックス配線部は、
1728本の個別電極とそれに交差する32本の配線が
必要となシ、スルーホール数32X54= 1728個
、及び絶縁を必要とする交差点32(32−1)X54
=26784点が必要となる。
このように−次元長尺フォトセンサアレイにおいてマト
リックス読出し方式を採用する場合、マトリックス回路
部8の配線部は配線本数及び配線密度の増加、さらに配
線長の増加をきたし、その結果読み出し線1本当りの分
布容量を増加し、ひいては後述するようにフォトセンサ
の出力誤差を増大させるという不都合が発生する。
ここで分布容量と出力誤差の関係について、考案してみ
る。例えば、5ピツ)XNブロックのマトリックス配線
の場合の等価回路を第4図に示す。
第4図において、充電流読出し中のあるビットに対して
注目して、近似的に等価回路で示したのが第5図である
第5図において24は選択センサ、26は非選択センサ
、28はマトリ、クス交差部、30はマトリックス線間
部を表わし、C3がマトリックス交差部容量、C4がマ
) IJワックス間容量を表わす。このマトリ、ジス交
差部容量C3及びマトリックス線間容量C4はA4サイ
ズ(32ビット×54プ日ツク)の場合、次に示すよう
な計算式で表わされる。
C3=(1点当9の交差部容量)×(交差部の数)=(
1点描シの交差部容量)×(1ブロツクのビット数−1
)×(プロ、り数) =(1点当りの交差部容量)X(32−1)X54=(
1点当りの交差部容量)X1674 ・ベリC4=両隣
りの配線に対する容量 次に交差部容量C3及びマトリックス線間容量C4の値
の計算を行なう。
先ずC3の値を計算する。第6図は第1配線20と第2
配線22の交差部32の拡大図を示し、例えば8 pe
を−の画素密度のとき通常第1配線層12の配線巾t、
=65μm配線隙間t3配線隙間用3=60 配線隙間2t4=150μm1絶縁層14の厚さd−2
07#n絶縁層比誘導率ε、=4となる。よって交差部
容量C3は(1)式により C8= gogr−x 1674 =8.854X10 X4X65X10 X150X1
0−’/(20X10−6)X1674== 299E となる。
又マトリックス線間容量C4の(2a ) 、 (2b
 )式りは配線長 K (k) 、 K’(k)はkを母数とする完全楕円
積分および補数、C8は基板の比銹導率である。
よって(3)式においてt2=150閉、2t4−15
0μmL=250間を代入すると、 C4ζ109F となり(2a)、(2b)式にこれを代入してとなる。
ここで実際の読取りを考えると、1画素当り10μ瓢で
読取るとしてA4サイズ(1728ビツト)では10μ
5X1728ビット=17.28m8μlneの読取速
度となる。この読取速度では、第4・図に示す回路の場
合、アンプの性能にも依存するが、およそ第7図に示す
ような入力容量CIN対出力誤差の関係がシミュレーシ
ョン及び実験で得られた。ここで入力容量CINはC1
−C,までのすべての容量を含めたものである。第7図
に示す如く入力容量CINが増加するにつれて出力誤差
の絶対値は直線的に増加する。
以上考案した如く、−次元長尺フォトセンサアレイにお
いてマl−IJワックス出し方式を採用する場合、マト
リックス回路部8の配線部は配線本数及び配線密度の増
加、さらに配線長の増加の結果読み出し線1本当りの分
布容量が増加しフォトセンサの出力誤差が増大する為、
光電変換読取装置の読取り精度及び読取り速度に支障を
きたした。
〔目的〕
そこで本発明の目的は、光電変換読取装置の読取り精度
及び読取り速度の向上を計り得る一次元長尺フォトセン
ザアレイのマトリックス配線板を′提供することにある
〔構成〕
前記目的を達成すべく本発明は、絶縁層を介して積層さ
れた配線層と、該配線層どうしを電気的に導通すせるス
ルーホールコンタクト部とを有するマトリックス配線板
において;前記配線層の配線幅が前記スルーホールコン
タクト部よりも小さいことを特徴とする。
〔実施例〕
以下図面に基づいて本発明の実施例を詳細に説明する。
第8図は本発明の実施例を示すもので図に示す如く第1
配線層12に設けられた第1配線20及び第2配線層1
6に設けられた第2配線22の配線巾をスルーホールコ
ンタクト部18より小さくし、交差部32(第6図)の
面積を小さくし交差部容量C3を小さくするものである
。この場合8psi/cmの画素密度を考えて第1配線
20及び第2配線22の配線巾をとも(50μm程度と
すると前述した従来例に比べて交差部容31 Csを約
1/4程度に減少させることができこれにともなってC
1Nも減少しフォトセンサの出力誤差金低減し得る。
〔効果〕
以上説明した如く本発明によれば光電変換装置のマ) 
IJソックス線部の出力誤差を低減させることができる
ので、光電変換読取装置の読取り精度向上及び読取速度
の向上を果たすことができる。
【図面の簡単な説明】
第1図は光電変換装置の概略回路図、第2図及び第3図
は夫々マ) IJソックス線板の断面図及び構成図、第
4図はマ) IJソックス路部の等価回路図、第5図は
第4図中の任意のビットに対する近似的等価回路図、第
6図は第1配線層と第2配線層の交差部の拡大図、第7
図は出力誤差と入力容量の関係を示すグラフ、第8図は
本発明の実施例に係る第1配線層と第2配線層の交差部
の拡大図である。 図において 9・・・マトリックス配線板、10・・・基板、12・
・・第1配線層、14・・・絶縁層、16・・・第2配
線層1.18・・・スルーホールコンタクト部、20・
・・第1配線、22・・・第2配線 である。 第1図 第6図 第 7 図 +0 20 30 40 50 ω CIN (PF) 第8図

Claims (1)

    【特許請求の範囲】
  1. (1) 絶縁層を介して積層された配線層と、該配線層
    どうしを電気的に導通させるスルーホールコンタクト部
    とを有するマトリックス配線板において;前記配線層の
    配線幅が前記スルーホールコンタクト部よりも小さいこ
    とを特徴とするマトリックス配線板。
JP59035951A 1984-02-29 1984-02-29 マトリツクス配線板 Pending JPS60182182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59035951A JPS60182182A (ja) 1984-02-29 1984-02-29 マトリツクス配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59035951A JPS60182182A (ja) 1984-02-29 1984-02-29 マトリツクス配線板

Publications (1)

Publication Number Publication Date
JPS60182182A true JPS60182182A (ja) 1985-09-17

Family

ID=12456282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59035951A Pending JPS60182182A (ja) 1984-02-29 1984-02-29 マトリツクス配線板

Country Status (1)

Country Link
JP (1) JPS60182182A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4912950A (ja) * 1972-05-18 1974-02-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4912950A (ja) * 1972-05-18 1974-02-04

Similar Documents

Publication Publication Date Title
US4032947A (en) Controllable charge-coupled semiconductor device
US5132541A (en) Sensor matrix
US4592029A (en) Array apparatus for reading-out a two-dimensional charge image
JPH03231560A (ja) 光電変換装置
KR930701834A (ko) 고체 전자기 방사선 검출기
GB2087183A (en) Semiconductor integrated circuit device
JPH0324834B2 (ja)
CN1277724A (zh) 只读存储器和只读存储器件
US5027176A (en) Photo-electric converter with intervening wirings for capacitive shielding
US4617471A (en) Image sensing device
US5073828A (en) Photoelectric conversion device
US4639940A (en) Charge coupled device with meander channel and elongated, straight, parallel gate electrodes
US5196721A (en) Image reading device
US4742239A (en) Line photosensor with crosstalk suppression
JPS60182182A (ja) マトリツクス配線板
JPH0329197B2 (ja)
JPH09275201A (ja) 固体撮像素子
US4680477A (en) Contact type document reading device with uniform line-to-line conductor capacitance
US5572255A (en) Image reading apparatus and method for driving appropriate photoelectric energy converting elements when first and second driving voltages are applied simultaneously
JPS60183785A (ja) 配線装置
US4914504A (en) Opto-electronic image sensor arrangement
JPS61263156A (ja) イメ−ジセンサ
JPH022676A (ja) イメージセンサ
JPS60170178A (ja) フオトセンサアレイ
JPH07326720A (ja) イメージセンサ