JPS60182731A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60182731A
JPS60182731A JP59038086A JP3808684A JPS60182731A JP S60182731 A JPS60182731 A JP S60182731A JP 59038086 A JP59038086 A JP 59038086A JP 3808684 A JP3808684 A JP 3808684A JP S60182731 A JPS60182731 A JP S60182731A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
conductor
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59038086A
Other languages
English (en)
Inventor
Tamotsu Kawaguchi
川口　保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59038086A priority Critical patent/JPS60182731A/ja
Publication of JPS60182731A publication Critical patent/JPS60182731A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に係り、特に半導体素子ペレットと
リードフレーム間の配線が行われる半導体装置に関する
。
〔発明の技術的背景〕
半導体装置はウェーハ上写真食刻技術等によって多数形
成された集積回路を分離して半導体チックとし、これを
セラミック基板上またはリードフレームのベッドに搭載
し、適当なシール等を行ってパッケージを形成している
。
第１図ないし第３図は従来使用されている半導体装置の
代表的な形式を示しまた中心断面図でろって、第１図で
はセラミック等の基板／上に設けら′！′した導体−の
上に半拾体チッゾグがダイポンディングにより表面を上
向き（フェースアップ）に固着されており、この半導体
チップ≠の電極はその周囲に配設さｊた外部引出用導体
３とポンディングワイヤ！によって接続されている。
ま７’Ｃ第、２図および第３図はポンディングワイヤを
使用しない、いわゆるワイヤレスポンディングによる半
導体装置を示す正面図で必って、第２図においてはセラ
ミック等の基板／上に設けられた外部引出用導体乙に半
導体チソゾグが表■１を下向き（フェースタウン）には
んだ等の突起物であるパンシフを介し７て取付けられて
おり、フリップテップ方式と称さハる。第３図はビーム
リード方式の実装法を示すもので、半導体テップのＭｉ
、極部に微細な金のビーム状リードｇをウェーッ・工程
で形成しておき、基鈑／上に形成さｒた金導体パターン
タにフェースダウンで熱圧＠烙れている。ワイヤレスボ
ンディング方式には他に金バンゾを有する半導体チッソ
′を長尺ポリイミドテープ上に多数取ｆ’Ｊ’　ｉ’ｌ
’　ｆｔ：ものから＋；１．ｌｔＥ＋ｌ、て使用するＴ
　Ａ　Ｂ　（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎ
ｇ　）方式等があり、それそｉｑ、％　徴を有している
が、こｊ２らは単独で使用されるにすぎない。
〔清１Ｌ技術の間廐点〕 しかし、なから、近年の半導体装置における高集私化に
伴い半導体テップから引き出す笥極の数は増加しつつあ
るが、このような多数の電極に対しては従来の構成では
小さな半導体チップの周囲に配設できる導体の数に限度
が生する。
半導体チップの周囲に配設される導体の数を増加させる
手段として導体の先端位置を半導体テップの中心より遠
さけることも可能であるか、そのためには半畳体チッソ
′の大きさそのものを大きくする必要が生ずる。このよ
うな大きな半導体テップ′では不良箇所の生ずる可能性
が高せυ、高い歩留りで半導体テップを製造することが
回軸となるという問題がある。
〔発明の目的〕
不発り］は、上記問題点を銅決するためにガさ扛たもの
で、半導体ナツツの大きさを拡大することなく、しかも
大部の導体括続を廟する半導体装置を朴′供１−ること
を目的とする。
〔発明の仲要］ 上記目的達成のため、本発明においては、互いに船ｍ１
どうじを固着したコ釉類の半導体チックを備え、一方の
半導体チップはワイヤレスポンディングにより霜１極引
出導体に接続さｊ、他方の半導体チップはワイヤボンデ
ィングにより前記％、極引出導体に払齢するようにし２
ておジ、半導体チップの大きさをハエ１加させることな
く多数の引出導体との接線５を可能ならしめるものであ
る。
〔発明の実施例〕
以下、図面を参照しな力・ら本発明の一実施例について
泪゛細に詐明する。
第を図は不発、明の典型的な実施例を示す中央障１面図
であって、カーイタｌ／上に形成場また導体／２にはは
んたバンズ／３によって斗妨・体テップ／ｑかフェース
ダウンで同浴−され−ており、この半畳体チッソ／Ｉ／
の上には話、左１斉１１１５によりもう一つの手法’　
（２・ナツプ１６かフェースアップで辻茄芒７１でいる
。半４□・体テップ１６上の電極からは金捷たはアルミ
ニウムのワイヤ／７で導体／２に文」しで拓＃、ｉ？か
イ丁わｆｌている。したかって２つの斗２７′１体テッ
ツ゛／９および／６は力いに失Ｕｎどうしが貼合わされ
ている。
１５図は汗弘図の場合ン−１ｉｆ＋＋から究たシｉてわ
って、放射状に形成芒ｆ）だｄＦ体／２Ａは半畳体チッ
ソ／４’の下まで伸び、第、グーに示ｔ−，＊ようには
んたバンズ１３を介し２てワイヤレスポンディングによ
り括Ｅ１さ力ている。杉林ｌ：１ＡＩｉＡ１に形成さ扛
た導体ｌコＢはやはり放射状と力っているｔ、：その先
端荀楢は尋体／コＡとショートのおそねかない程度の間
隙を荀゛ｉ（鐘て゛きるも’ｒ’　ｉ？＋でとど貰って
いる。この私・イ杢／コＡけ１、半嗜体テノグ／ｑ土に
フェースアップで括オｊ芒わだ＃ネ゛ζ体チップｌｔ上
の１−４．什／ｇとワイヤ／７によって接ｈ【°芒扛１
いる。
第６図は本発明の他１の実施例を示す中央断ｍｊ図であ
って、第グ図および第５図では２つの半畳体チッソ′／
ｌおよび／６の大きさか同じでａっだのに対し、この黄
施セ１１ではワイヤレスポンチインクで罰を体／Ｌ２と
多動さｆｌろ下側の半朴、・体テラｆｉｔｉ’の太きさ
力・ワイヤ／７によシ鴎体／呪→紗さ九ろ半導体テップ
／６′　の太きさよりも大さくなっている１、このよう
な朴順νではあらかじめ２つの半畳体チッソをｂ１湊し
、ておき、ワイヤレスポンディングを１の半導体テップ
の外形をカイトとし、て上伸に惰い、またワイヤホンデ
ィングを安定に行うことかできる。
以上の火施ｆＬにおいては互いに次ｍ１とつし、を括殆
剤で接浴した牛シ１体チツ′ｊ′全使用しているが、（
１１！の適当な手段により固着ネ扛るものであってもよ
い。
！た実施例で１１側の半導体ナツツの導体との接左メ・
をはんたパンツを使用したフリッズテンプ方式で？”ｊ
っているか、ビームリード方式やＴＡＢ方式粂のを・ら
ゆるワイヤレスポンディングを使用することができる、 〔究明の効果〕 以」二のように、本祈りｈにおいては、万いに裏面どう
しを固３′コした。２１１・・類の半導体チップのうち
一方はワイヤレスポンディングで、他力はワイヤポンデ
ィングで基昏上の導体に打続するようにしているので、
半導体テップ周囲に形成づ１、る心外の裟ソを半瀉口・
チッソの大きさをＪ］ｌ太イることなく増加部ぜること
かでき、面朴：９ＪＪ率が向上する。
ｔた、小芒な半小鉢チックを、２　ａ！類使用している
ので、１１品を選択して糾合わせることができ、はじめ
〃・ら太きな半々ン体テソゾでル成する騒、合と比較し
２て歩留りを向上させること力・で＠石。
【図面の簡単な説明】
第１図ないし第３図は従来の半満体ギｆ悄における実験
の様子を示す中央Ｖノ（面し１、第１１．図は本発明の
一実施例の相成を示す中央断百１図、第５図はその平曲
１図、第６図は本発す―の（ｊＩ〕の裸か１伜□を示す
中央「Ｊ１面図である。 ／、／／・°・ノーー座役　、２，３．　Ｉ）　、　？
　、／−！・・・小体、４ｔ。 ／４’　、　／／、・・・半導体テップ、ｊ、／７・・
・ワイヤ、７．／３・・・はんまたパンツ′、１５・・
・拝着剤。 出ルＩｔ、Ａ心理人　犯　股　苗 ち　１　閃 ち　２　履 ら　３　図 ６４　図 ６５　図 ら　６　図

Claims (1)

  1. 【特許請求の範囲】 １、互いに裏面どうしを固着した２柚類の半導体テップ
    を備え、−万の半導体チップはワイヤレスポンディング
    により基板上の電極引出導体に接続さ扛、他方の半導体
    チックはワイヤポンディングにより前記％極引出導体に
    接続さｊた半導体装置。 ユ　ワイヤホンディングによりｔｉ、極引出導体に接続
    さｎ、る半導体チップの大きさがワイヤレスポンディン
    グにより前記電極引出導体に′＃枕される半導体チップ
    の太きさよりも小さいものでおる特許請求の範囲第１項
    記載の半導体装置。
JP59038086A 1984-02-29 1984-02-29 半導体装置 Pending JPS60182731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59038086A JPS60182731A (ja) 1984-02-29 1984-02-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59038086A JPS60182731A (ja) 1984-02-29 1984-02-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS60182731A true JPS60182731A (ja) 1985-09-18

Family

ID=12515659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59038086A Pending JPS60182731A (ja) 1984-02-29 1984-02-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS60182731A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
WO1996017505A1 (en) * 1994-12-01 1996-06-06 Motorola Inc. Method, flip-chip module, and communicator for providing three-dimensional package
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
US6014586A (en) * 1995-11-20 2000-01-11 Pacesetter, Inc. Vertically integrated semiconductor package for an implantable medical device
US6395578B1 (en) 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
EP1187210A3 (en) * 2000-09-07 2005-03-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US7126218B1 (en) 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7211884B1 (en) 2002-01-28 2007-05-01 Pacesetter, Inc. Implantable medical device construction using a flexible substrate
USRE40061E1 (en) 1993-04-06 2008-02-12 Micron Technology, Inc. Multi-chip stacked devices
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
JP2015070036A (ja) * 2013-09-27 2015-04-13 ローム株式会社 半導体装置および電子機器
US20160379933A1 (en) * 2007-02-21 2016-12-29 Amkor Technology, Inc. Semiconductor package in package

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
USRE36613E (en) * 1993-04-06 2000-03-14 Micron Technology, Inc. Multi-chip stacked devices
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
USRE40061E1 (en) 1993-04-06 2008-02-12 Micron Technology, Inc. Multi-chip stacked devices
WO1996017505A1 (en) * 1994-12-01 1996-06-06 Motorola Inc. Method, flip-chip module, and communicator for providing three-dimensional package
US6014586A (en) * 1995-11-20 2000-01-11 Pacesetter, Inc. Vertically integrated semiconductor package for an implantable medical device
US6762078B2 (en) 1999-05-20 2004-07-13 Amkor Technology, Inc. Semiconductor package having semiconductor chip within central aperture of substrate
US6395578B1 (en) 1999-05-20 2002-05-28 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
US6798049B1 (en) 1999-08-24 2004-09-28 Amkor Technology Inc. Semiconductor package and method for fabricating the same
US6642610B2 (en) 1999-12-20 2003-11-04 Amkor Technology, Inc. Wire bonding method and semiconductor package manufactured using the same
US6803254B2 (en) 1999-12-20 2004-10-12 Amkor Technology, Inc. Wire bonding method for a semiconductor package
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
EP1187210A3 (en) * 2000-09-07 2005-03-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6552416B1 (en) 2000-09-08 2003-04-22 Amkor Technology, Inc. Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring
US7485490B2 (en) 2001-03-09 2009-02-03 Amkor Technology, Inc. Method of forming a stacked semiconductor package
US7126218B1 (en) 2001-08-07 2006-10-24 Amkor Technology, Inc. Embedded heat spreader ball grid array
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6946323B1 (en) 2001-11-02 2005-09-20 Amkor Technology, Inc. Semiconductor package having one or more die stacked on a prepackaged device and method therefor
US6919631B1 (en) 2001-12-07 2005-07-19 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US7211884B1 (en) 2002-01-28 2007-05-01 Pacesetter, Inc. Implantable medical device construction using a flexible substrate
US7154171B1 (en) 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US6879047B1 (en) 2003-02-19 2005-04-12 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7132753B1 (en) 2003-11-10 2006-11-07 Amkor Technology, Inc. Stacked die assembly having semiconductor die overhanging support
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US7459776B1 (en) 2003-11-10 2008-12-02 Amkor Technology, Inc. Stacked die assembly having semiconductor die projecting beyond support
US7071568B1 (en) 2003-11-10 2006-07-04 Amkor Technology, Inc. Stacked-die extension support structure and method thereof
US7859119B1 (en) 2003-11-10 2010-12-28 Amkor Technology, Inc. Stacked flip chip die assembly
US20160379933A1 (en) * 2007-02-21 2016-12-29 Amkor Technology, Inc. Semiconductor package in package
US9768124B2 (en) 2007-02-21 2017-09-19 Amkor Technology, Inc. Semiconductor package in package
JP2015070036A (ja) * 2013-09-27 2015-04-13 ローム株式会社 半導体装置および電子機器

Similar Documents

Publication Publication Date Title
JPS60182731A (ja) 半導体装置
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
JPH0590350A (ja) 半導体装置
JP2001015679A (ja) 半導体装置及びその製造方法
US8174120B2 (en) Integrated circuit package system with leadframe substrate
US9972606B2 (en) Three-dimensional hybrid packaging with through-silicon-vias and tape-automated-bonding
TWI671876B (zh) 堆疊式封裝結構及其製造方法
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP4033968B2 (ja) 複数チップ混載型半導体装置
US6627990B1 (en) Thermally enhanced stacked die package
JP3732194B2 (ja) 半導体装置
TWI662677B (zh) 堆疊式封裝結構及其製造方法
TWI770176B (zh) 導線架及其製造方法
JP2005294443A (ja) 半導体装置及びその製造方法
JPS61274333A (ja) 半導体装置
JP3468132B2 (ja) 半導体装置の製造方法
US20200194347A1 (en) Semiconductor package and method of making the same
JPH07226418A (ja) チップキャリア半導体装置及びその製造方法
JP4398225B2 (ja) 半導体装置
JPS61150253A (ja) 半導体リ−ドフレ−ム
JPH04340750A (ja) 半導体装置の製造方法
JPH07283274A (ja) 半導体装置及び接合シート
JP2784209B2 (ja) 半導体装置
JPS5972755A (ja) 半導体装置