JPS60183745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60183745A JPS60183745A JP59038558A JP3855884A JPS60183745A JP S60183745 A JPS60183745 A JP S60183745A JP 59038558 A JP59038558 A JP 59038558A JP 3855884 A JP3855884 A JP 3855884A JP S60183745 A JPS60183745 A JP S60183745A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- edge part
- edge
- package
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/121—Arrangements for protection of devices protecting against mechanical damage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に係り、特に脆性材料からなるパ
ッケージのキャップに関するものである。
ッケージのキャップに関するものである。
半導体装置のパッケージとしては、第１図に；１（すよ
うに、接続ビン１を有するパッケージのセラミック基板
２の上に半導体チップ３を塔↓、（シ、その」二にパッ
ケージのセラミックキャップ４をかぶせて、これと前記
パッケージのセラミック基板２とを低融点金属、低融点
ガラス等の接着材５で接着した構造が考えられる。
うに、接続ビン１を有するパッケージのセラミック基板
２の上に半導体チップ３を塔↓、（シ、その」二にパッ
ケージのセラミックキャップ４をかぶせて、これと前記
パッケージのセラミック基板２とを低融点金属、低融点
ガラス等の接着材５で接着した構造が考えられる。
本発明者の検討によれば、セラミックキャップ４の形状
が角部を有する形状、すなわち、縁部が直角の角部とな
るような形状であるため、次の問題を有する。
が角部を有する形状、すなわち、縁部が直角の角部とな
るような形状であるため、次の問題を有する。
この接着の際に前記パッケージのセラミックキャップ４
．接着材５等の；！Ｊ？：膨張係数が相違するためにパ
ッケージのセラミックキャップ４の縁部からクラック６
を発生する。また、パッケージのセラミックキャップの
各部の温度分布が相違することによる歪みによってその
縁部に応力が４．ＩＳ申してそこにクラック６を発生す
る。また、メーカから納入されるまでの間でパッケージ
のセラミックキャップ４の縁部がカケたり、破損したり
して欠損部７を生ずることがある。
．接着材５等の；！Ｊ？：膨張係数が相違するためにパ
ッケージのセラミックキャップ４の縁部からクラック６
を発生する。また、パッケージのセラミックキャップの
各部の温度分布が相違することによる歪みによってその
縁部に応力が４．ＩＳ申してそこにクラック６を発生す
る。また、メーカから納入されるまでの間でパッケージ
のセラミックキャップ４の縁部がカケたり、破損したり
して欠損部７を生ずることがある。
〔発明の［１的〕
本発明の目的は、縁部からのクラックや縁部の破損が発
生しにくい形状の１ｍ性材料からなる半導体装置のパッ
ケージのキャップを提供することにある。
生しにくい形状の１ｍ性材料からなる半導体装置のパッ
ケージのキャップを提供することにある。
本発明の前記ならびにその他のＬｌ的と新規な４・１゛
徴は、本明細書の記述及び添付図面によって明らかにな
るであろう。
徴は、本明細書の記述及び添付図面によって明らかにな
るであろう。
本願において開示される発明のうち代表的なものの概要
を筒Ｉい、に説明すれば、下記のとおりである。
を筒Ｉい、に説明すれば、下記のとおりである。
すなわち、脆性材料からなる半導体装置のパッケージの
キャップのれ（部の一部又は全部の垂直な角部を除去す
ることにより、該キャップの縁部に熱膨張率及び温度分
布の相違による応力の集中が起らないようにして、縁部
からのりうツクや縁部の破損を防止するようにしたもの
である。
キャップのれ（部の一部又は全部の垂直な角部を除去す
ることにより、該キャップの縁部に熱膨張率及び温度分
布の相違による応力の集中が起らないようにして、縁部
からのりうツクや縁部の破損を防止するようにしたもの
である。
〔実施例１〕
第２図は、本発明の半導体装置のパッケージのキャップ
（以下、甲、にキャップという）の実施例１の平面図、
第３図は、第２図のΔ−Δ線てＬｉＪＪつた断面図であ
る。
（以下、甲、にキャップという）の実施例１の平面図、
第３図は、第２図のΔ−Δ線てＬｉＪＪつた断面図であ
る。
本実施例１のキャップは、第２図及び第；５図に示すよ
うに、脆性材料、例えば、セラミック等からなるキャッ
プ４の上縁部の角部を除去して、ある曲線の曲面を（＝
Ｊ’ １）で各面を連続的な面にしたものである。キャ
ップ４の厚さが５ ｍ＋＋程度と小さいので、加工性や
破損の防止などの点から観て、前記曲率半径は約１ｎ以
上で厚さの１／３〜１／２か望ましい。このようにキャ
ップ４の縁部に曲面を付けることによって、セラミック
、接着材等の熱膨張率の相違による縁部への応力の集中
を松柏させることができる。また、キャップ各部の温度
分布の相違による歪みによって発生する応力も前記の作
用と同様にして松柏さぜることかてきろ。さらに、紐（
部を曲面にしであることから誤って物体等に衝突しても
簡単にカケたり、破損したりすることはない。
うに、脆性材料、例えば、セラミック等からなるキャッ
プ４の上縁部の角部を除去して、ある曲線の曲面を（＝
Ｊ’ １）で各面を連続的な面にしたものである。キャ
ップ４の厚さが５ ｍ＋＋程度と小さいので、加工性や
破損の防止などの点から観て、前記曲率半径は約１ｎ以
上で厚さの１／３〜１／２か望ましい。このようにキャ
ップ４の縁部に曲面を付けることによって、セラミック
、接着材等の熱膨張率の相違による縁部への応力の集中
を松柏させることができる。また、キャップ各部の温度
分布の相違による歪みによって発生する応力も前記の作
用と同様にして松柏さぜることかてきろ。さらに、紐（
部を曲面にしであることから誤って物体等に衝突しても
簡単にカケたり、破損したりすることはない。
〔実施例２〕
第４図は、本発明のキャップの実施例２の平面図、第５
図は、第４図の１３− Ｂ線で切った断面図である。
図は、第４図の１３− Ｂ線で切った断面図である。
本実施例２のキャップ４は、第４１８］及び第５図に示
すように、セラミック等の脆性材料からなるキャップ４
の下縁部に曲面を設けて連続的な曲面にしたものである
。
すように、セラミック等の脆性材料からなるキャップ４
の下縁部に曲面を設けて連続的な曲面にしたものである
。
〔実施例３〕
第６図は、本発明のキャップ４の実施例３の平面図、第
７図は、第６図のＣ−Ｃ線で切った断面図である。
７図は、第６図のＣ−Ｃ線で切った断面図である。
本実施例３のキャップ４は、セラミック等の脆性材料か
らなるキャップ４の縁部全体に曲面を設けて縁部全体を
連続的な曲面で構成したものである。
らなるキャップ４の縁部全体に曲面を設けて縁部全体を
連続的な曲面で構成したものである。
以−１二説明したように、脆性材料からなるキャップの
縁部の一部又は全部に曲面を設けることにより、縁部か
らクラックや縁部の破損を防止することができる。
縁部の一部又は全部に曲面を設けることにより、縁部か
らクラックや縁部の破損を防止することができる。
なお、本発明者によってなさ引シた発明を実施例にもと
ずき具体的に説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
ｒ＋■能であることはいうまでもない。
ずき具体的に説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
ｒ＋■能であることはいうまでもない。
第１図は、従来のキャップの問題点を説明する第２図乃
至第７図は、それぞれ本発明のキャップの実施例の構成
を示す図である。 図中、１・・・接続ピン、２・・・パッケージのセラミ
ック基板、３・・・半導体チップ、４・・・バック゛−
ジのセラミックキャップ、５・・・接着材、６・・・ク
ランクである。 代理人 弁理士 高橋明夫
至第７図は、それぞれ本発明のキャップの実施例の構成
を示す図である。 図中、１・・・接続ピン、２・・・パッケージのセラミ
ック基板、３・・・半導体チップ、４・・・バック゛−
ジのセラミックキャップ、５・・・接着材、６・・・ク
ランクである。 代理人 弁理士 高橋明夫
Claims (1)
- ■、脆性材料からなる半導体装置のパッケージのキャッ
プの縁部の一部又は全部の角部を除去したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038558A JPS60183745A (ja) | 1984-03-02 | 1984-03-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038558A JPS60183745A (ja) | 1984-03-02 | 1984-03-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60183745A true JPS60183745A (ja) | 1985-09-19 |
Family
ID=12528619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59038558A Pending JPS60183745A (ja) | 1984-03-02 | 1984-03-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60183745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257657A (ja) * | 1989-03-30 | 1990-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5122860A (en) * | 1987-08-26 | 1992-06-16 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device and manufacturing method thereof |
| USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
-
1984
- 1984-03-02 JP JP59038558A patent/JPS60183745A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122860A (en) * | 1987-08-26 | 1992-06-16 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device and manufacturing method thereof |
| JPH02257657A (ja) * | 1989-03-30 | 1990-10-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| USRE36097E (en) * | 1991-11-14 | 1999-02-16 | Lg Semicon, Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
| USRE37413E1 (en) | 1991-11-14 | 2001-10-16 | Hyundai Electronics Industries Co., Ltd. | Semiconductor package for a semiconductor chip having centrally located bottom bond pads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222439A (ja) | ウエ−ハ保護テ−プ | |
| JPS61149316A (ja) | 圧力センサウエハの切断方法 | |
| JPH06216194A (ja) | 半導体チップの実装構造 | |
| JPH06305759A (ja) | ガラス切断方法 | |
| JPS5853838A (ja) | 半導体装置 | |
| JPS62115752A (ja) | 半導体装置 | |
| JPH01130547A (ja) | 半導体装置の製造方法 | |
| JPH0869984A (ja) | 半導体ウェハのダイシングカット方法 | |
| TW202531946A (zh) | 感測器封裝結構 | |
| KR940000746B1 (ko) | 반도체장치의 칩 본딩방법 | |
| JPS60217648A (ja) | 半導体装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JP2001127184A (ja) | 中空モールドパッケージ装置 | |
| JPH01120886A (ja) | セラミツク基板 | |
| JPS62210650A (ja) | 半導体装置用容器の製造方法 | |
| JPS60121751A (ja) | 半導体装置の製法 | |
| US6020630A (en) | Tape automated bonding package for a semiconductor chip employing corner member cross-slots | |
| JPS63248155A (ja) | 半導体装置 | |
| JPS6124256A (ja) | 樹脂封止型半導体装置 | |
| JPS63172449A (ja) | 混成集積回路装置 | |
| JPH09116076A (ja) | リードフレーム及び半導体装置 | |
| JPS61207038A (ja) | 樹脂封止型半導体装置 | |
| JPH0779110B2 (ja) | シリコンウェハとガラス基板の陽極接合法 | |
| JPS61291800A (ja) | 多段遠心圧縮機用ロ−タの製造方法 | |
| JPS58142543A (ja) | 半導体基板の分割方法 |