JPH02257657A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02257657A JPH02257657A JP1079549A JP7954989A JPH02257657A JP H02257657 A JPH02257657 A JP H02257657A JP 1079549 A JP1079549 A JP 1079549A JP 7954989 A JP7954989 A JP 7954989A JP H02257657 A JPH02257657 A JP H02257657A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cover film
- shape
- semiconductor chip
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置に関し、
カバー膜のコーナ部の平面形状を工夫して応力を分散さ
せ、コーナ部のクラック発生を防止して耐湿性の向上を
図ることを目的とし、 平面形状が略矩形状をなす半導体チップの配線層の上層
に、非吸水性のカバー膜を設けた構造の半導体装置にお
いて、前記カバー膜の各々のコーナ部分の平面形状を、
多角形状若しくは略円弧形状に形成したことを特徴とし
て構成している。
せ、コーナ部のクラック発生を防止して耐湿性の向上を
図ることを目的とし、 平面形状が略矩形状をなす半導体チップの配線層の上層
に、非吸水性のカバー膜を設けた構造の半導体装置にお
いて、前記カバー膜の各々のコーナ部分の平面形状を、
多角形状若しくは略円弧形状に形成したことを特徴とし
て構成している。
本発明は、半導体装置に関し、特に、半導体チップに耐
湿性確保のためのカバー膜を設けた半導体装置に関する
。
湿性確保のためのカバー膜を設けた半導体装置に関する
。
一般に、半導体チップはプラスチソクバソゲージ等によ
って封止されるが、封止工程中の雰囲気ガスに’１２Ｍ
な水分が含まれていた場合には、この水分の影響を受け
て特性が変化することがある。
って封止されるが、封止工程中の雰囲気ガスに’１２Ｍ
な水分が含まれていた場合には、この水分の影響を受け
て特性が変化することがある。
そこで、半導体チップに予め非吸水性のカバー膜を設け
ることが行われている。
ることが行われている。
従来のこの種の半導体装置としては、半導体チップの配
線層の上層に、直接あるいは他の保護膜を介して、非吸
水性のカバーＶ（例えばＰＳＧ膜）を設けたものが知ら
れている。このような構成によれば、封止工程中の雰囲
気ガスに水分が含まれていたとしても、この水分をカバ
ー膜で４断することができ、半導体チップに対する耐湿
性を確保することができる。
線層の上層に、直接あるいは他の保護膜を介して、非吸
水性のカバーＶ（例えばＰＳＧ膜）を設けたものが知ら
れている。このような構成によれば、封止工程中の雰囲
気ガスに水分が含まれていたとしても、この水分をカバ
ー膜で４断することができ、半導体チップに対する耐湿
性を確保することができる。
Ｃ発明が解決しようとする課題〕
しかしながら、このような従来の半導体装置にあっては
、そのカバー膜の平面形状が、第５図に示すように、半
導体チップの平面形状（一般に、矩形状）と一致するも
のであったため、例えば、ダイス付時や封止時における
加熱処理の際に、カバー膜（特にコーナ部分）にクラッ
クが発生することがあるといった問題点があった。
、そのカバー膜の平面形状が、第５図に示すように、半
導体チップの平面形状（一般に、矩形状）と一致するも
のであったため、例えば、ダイス付時や封止時における
加熱処理の際に、カバー膜（特にコーナ部分）にクラッ
クが発生することがあるといった問題点があった。
すなわち、クラック発生の原因は、カバー膜と、このカ
バー膜に接触する他の材料（パンケージ材料や半導体チ
ップの諸材料）との間の熱膨張係数の差異によって、カ
バー膜に熱応力によるストレスが加えられることを１つ
の要因としており、特に、カバー膜の鋭角部ずなわちコ
ーナ部分ムこ、上記ストレスが集中しやすいことが上記
問題点の主な原因である。ちなみに、カバー膜をＰ Ｓ
Ｇ膜とした場合、このＰＳＧＯ熱膨張係数は９Ｘ１０
−”であり、これに対して、ＰＳＧに接触する封止材料
例えば樹脂の熱膨張係数は２Ｘ１０−’、また、シリコ
ン（Ｓｔ）の熱膨張係数は４Ｘ１０−’である。
バー膜に接触する他の材料（パンケージ材料や半導体チ
ップの諸材料）との間の熱膨張係数の差異によって、カ
バー膜に熱応力によるストレスが加えられることを１つ
の要因としており、特に、カバー膜の鋭角部ずなわちコ
ーナ部分ムこ、上記ストレスが集中しやすいことが上記
問題点の主な原因である。ちなみに、カバー膜をＰ Ｓ
Ｇ膜とした場合、このＰＳＧＯ熱膨張係数は９Ｘ１０
−”であり、これに対して、ＰＳＧに接触する封止材料
例えば樹脂の熱膨張係数は２Ｘ１０−’、また、シリコ
ン（Ｓｔ）の熱膨張係数は４Ｘ１０−’である。
本発明は、このような問題点に鑑みてなされたもので、
カバー膜のコーナ部の平面形状を工夫して応力を分散さ
せ、コーナ部のクラック発生を防止して耐湿性の向−Ｌ
を図ることを目的としている。
カバー膜のコーナ部の平面形状を工夫して応力を分散さ
せ、コーナ部のクラック発生を防止して耐湿性の向−Ｌ
を図ることを目的としている。
本発明に係る半導体装置は」二記目的を達成するために
、平面形状が略矩形状をなす半導体チップの配線層の上
層に、非吸水性のカバー膜を設けた構造の半導体装置に
おいて、前記カバー膜の各々のコーナ部分の平面形状を
、多角形状若しくは略円弧形状に形成したことを特徴と
している。
、平面形状が略矩形状をなす半導体チップの配線層の上
層に、非吸水性のカバー膜を設けた構造の半導体装置に
おいて、前記カバー膜の各々のコーナ部分の平面形状を
、多角形状若しくは略円弧形状に形成したことを特徴と
している。
本発明では、カバー膜に加えられる熱応力によるストレ
スが、カバー膜のコーナ部分の平面形状に応じて分散さ
れる。したがって、クラックの発生が回避され、耐湿性
の向上が図られる。
スが、カバー膜のコーナ部分の平面形状に応じて分散さ
れる。したがって、クラックの発生が回避され、耐湿性
の向上が図られる。
以下、本発明を図面に基づいて説明する。
第１．２図は本発明に係る半導体装置の第１実施例を示
す図である。
す図である。
第１図において、１は半導体チップであり、半導体チッ
プ１には配線層（図示せず）が形成されている。なお、
配線層の上に、例えばプラズマ窒化膜からなる保護膜や
他の膜あるいは電極があってもよい。２は配線層の上層
に設けられた非吸水性のカバー膜（例えばＰＳＧ膜、Ｓ
ｉＮ膜、５ｉＯＮ膜あるいはＳｉｎ、膜）であり、カバ
ー膜２は例えば半導体チップ１を製作する工程のＪａｆ
＆に、マスクを用いて形成される。ここで、マスクは第
２図中の実線で示す形状を有している。すなわち、第２
図において、破線は半導体チップ１の平面形状の外形線
であり、マスク形状（すなわちカバーＨ々２の平面形状
）は、半導体チップ１の各コーナ部分を切り落とした形
状（具体的には各コーナ毎に２つの角Ａ、Ｂを有する多
角形状）に相当している。
プ１には配線層（図示せず）が形成されている。なお、
配線層の上に、例えばプラズマ窒化膜からなる保護膜や
他の膜あるいは電極があってもよい。２は配線層の上層
に設けられた非吸水性のカバー膜（例えばＰＳＧ膜、Ｓ
ｉＮ膜、５ｉＯＮ膜あるいはＳｉｎ、膜）であり、カバ
ー膜２は例えば半導体チップ１を製作する工程のＪａｆ
＆に、マスクを用いて形成される。ここで、マスクは第
２図中の実線で示す形状を有している。すなわち、第２
図において、破線は半導体チップ１の平面形状の外形線
であり、マスク形状（すなわちカバーＨ々２の平面形状
）は、半導体チップ１の各コーナ部分を切り落とした形
状（具体的には各コーナ毎に２つの角Ａ、Ｂを有する多
角形状）に相当している。
このような構成によれば、熱応力によるストレスが、カ
バー膜２の各コーナ毎に、その２つの角Ａ、Ｂの２点に
分散される。したがって、カバーｌＦ：！２のコーナ部
分での応力集中を回避でき、クラック発生を防止して、
耐湿性の向上を図ることができる。
バー膜２の各コーナ毎に、その２つの角Ａ、Ｂの２点に
分散される。したがって、カバーｌＦ：！２のコーナ部
分での応力集中を回避でき、クラック発生を防止して、
耐湿性の向上を図ることができる。
なお、カバー膜２のコーナ部の平面形状は、上記実施例
で示したものに限るものではない。要は、応力を分散さ
せるに適した平面形状であればよく、例えば、第３図に
本発明に係る半導体装置の第２実施例を示すように、カ
バー膜の各コーナ部分の平面形状を、４つの角ａ〜ｄを
有する多角形状（４つ以上の多角形状であってもよい）
としてもよいし、あるいは、第４図に本発明に係る半導
体装置の第３実施例を示すように、カバー膜の各コーナ
部分の平面形状を円弧状（ここでいう円弧とは、直線以
外の曲線で描かれる円の円周の一部をいい、その円弧の
曲率は必ずしも一定である必要はない）としてもよい。
で示したものに限るものではない。要は、応力を分散さ
せるに適した平面形状であればよく、例えば、第３図に
本発明に係る半導体装置の第２実施例を示すように、カ
バー膜の各コーナ部分の平面形状を、４つの角ａ〜ｄを
有する多角形状（４つ以上の多角形状であってもよい）
としてもよいし、あるいは、第４図に本発明に係る半導
体装置の第３実施例を示すように、カバー膜の各コーナ
部分の平面形状を円弧状（ここでいう円弧とは、直線以
外の曲線で描かれる円の円周の一部をいい、その円弧の
曲率は必ずしも一定である必要はない）としてもよい。
すなわち、第２実施例においては、各コーナ毎の応力分
散点をａ ％ ｄの４点とすることができるので１）↑
１記第１実施例以上に好ましく、また、第３実施例にお
いては、角が形成されないので応力分散の面で最も好ま
しいものとすることができる。
散点をａ ％ ｄの４点とすることができるので１）↑
１記第１実施例以上に好ましく、また、第３実施例にお
いては、角が形成されないので応力分散の面で最も好ま
しいものとすることができる。
本発明によれば、カバー膜のコーナ部の平面形状を工夫
して応力を分散させたので、当該コーナ部に発生するク
ランクを防止でき、耐湿性の向上を図ることができる。
して応力を分散させたので、当該コーナ部に発生するク
ランクを防止でき、耐湿性の向上を図ることができる。
第１図はそのカバー膜を設けた半導体チップの斜視図、
第２図はそのカバー膜の平面形状を説明する図、第３図
は本発明に係る半導体装置の第２実施例を示すそのカバ
ー膜の平面形状を説明する図、第４図は本発明に係る半
導体装置の第３実施例を示すそのカバー膜の平面形状を
説明する図、第５図は従来の半導体装置を示すそのカバ
ー膜のコーナ部に発生するクラックの説明図である。
は本発明に係る半導体装置の第２実施例を示すそのカバ
ー膜の平面形状を説明する図、第４図は本発明に係る半
導体装置の第３実施例を示すそのカバー膜の平面形状を
説明する図、第５図は従来の半導体装置を示すそのカバ
ー膜のコーナ部に発生するクラックの説明図である。
１・・・・・・半導体チップ、
２・・・・・・カバー膜。
第１．２図は本発明に係る半導体装置の第１実施例を示
す図であり、 第１実施例のカバー膜を設けた半導体チップの斜視図第
１図 第３図 第１実施例のカバー膜の平面形状を説明する図９２図 第３実施例のカバー膜の平面形状を説明する図Ｗｉ４図
す図であり、 第１実施例のカバー膜を設けた半導体チップの斜視図第
１図 第３図 第１実施例のカバー膜の平面形状を説明する図９２図 第３実施例のカバー膜の平面形状を説明する図Ｗｉ４図
Claims (1)
- 【特許請求の範囲】 平面形状が略矩形状をなす半導体チップの配線層の上
層に、非吸水性のカバー膜を設けた構造の半導体装置に
おいて、 前記カバー膜の各々のコーナ部分の平面形状を、多角
形状若しくは略円弧形状に形成したことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7954989A JP2833655B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7954989A JP2833655B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02257657A true JPH02257657A (ja) | 1990-10-18 |
| JP2833655B2 JP2833655B2 (ja) | 1998-12-09 |
Family
ID=13693088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7954989A Expired - Fee Related JP2833655B2 (ja) | 1989-03-30 | 1989-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833655B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196579A (ja) * | 1992-12-24 | 1994-07-15 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2014060318A (ja) * | 2012-09-19 | 2014-04-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| CN104347682A (zh) * | 2013-08-02 | 2015-02-11 | 颀邦科技股份有限公司 | 半导体结构 |
| JP2015056658A (ja) * | 2013-09-10 | 2015-03-23 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置 |
| JP2016171183A (ja) * | 2015-03-12 | 2016-09-23 | 日本電信電話株式会社 | 半導体集積回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5374371A (en) * | 1976-12-15 | 1978-07-01 | Hitachi Ltd | Semiconductor device |
| JPS60183745A (ja) * | 1984-03-02 | 1985-09-19 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
-
1989
- 1989-03-30 JP JP7954989A patent/JP2833655B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5374371A (en) * | 1976-12-15 | 1978-07-01 | Hitachi Ltd | Semiconductor device |
| JPS60183745A (ja) * | 1984-03-02 | 1985-09-19 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196579A (ja) * | 1992-12-24 | 1994-07-15 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2014060318A (ja) * | 2012-09-19 | 2014-04-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| CN104347682A (zh) * | 2013-08-02 | 2015-02-11 | 颀邦科技股份有限公司 | 半导体结构 |
| JP2015032826A (ja) * | 2013-08-02 | 2015-02-16 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置 |
| JP2015056658A (ja) * | 2013-09-10 | 2015-03-23 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置 |
| JP2016171183A (ja) * | 2015-03-12 | 2016-09-23 | 日本電信電話株式会社 | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833655B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1064901A (ja) | 半導体チップパッケージ素子 | |
| JPH02257657A (ja) | 半導体装置の製造方法 | |
| JPS63179557A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH03153048A (ja) | 半導体装置 | |
| JPS63120431A (ja) | 電力用半導体装置 | |
| JPH07297370A (ja) | 半導体集積回路装置のパッドおよび配線 | |
| JPH02187305A (ja) | ウエハ分割用ブレード | |
| KR920010803A (ko) | 와이어본딩방식 반도체장치 | |
| JPS60150657A (ja) | レジンモ−ルド半導体装置 | |
| JPH02130842A (ja) | 半導体パッケージの製造方法と半導体パッケージ | |
| JPH06132413A (ja) | 半導体パッケージ | |
| JPS63150931A (ja) | 半導体装置 | |
| JPH0499363A (ja) | 半導体パッケージ | |
| JP2987549B2 (ja) | 電力用半導体装置 | |
| JPS63213950A (ja) | 樹脂封止型半導体装置 | |
| JPH01117344A (ja) | 半導体装置 | |
| JPH02263459A (ja) | 半導体装置 | |
| JPH0268944A (ja) | 半導体装置 | |
| JPH02308539A (ja) | 半導体装置及びその製造方法 | |
| JPH05299419A (ja) | 樹脂封止型半導体装置 | |
| JPH0268943A (ja) | 半導体装置 | |
| JPH0730036A (ja) | 半導体装置用リードフレームおよび、それを用いた半導体装置 | |
| JP3460321B2 (ja) | 半導体ウェハのダイシングカット方法 | |
| JP2803257B2 (ja) | 半導体装置 | |
| JPH01295442A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |