JPS60184855A - サ−マルヘツド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、感熱記録に用いられるサーマルヘッドに関す
る。

従来例の構成とその問題点 第１図は従来のサーマルヘッドの概略斜視図である。こ
の図において、１は基材であシ、２は基材１の上に１列
に配列形成された多数の発熱体である。３は発熱体２を
駆動する駆動回路であシ、通常、複数の集積回路から構
成されている。この駆動回路３と発熱体２は基材１の表
面で配線されている。４は基材１と同一平面の基板であ
り、駆動回路３とコネクタ５０間の信号線は基板４の上
に形成されている。

第２図は、上に述べたような構造を持つ従来のサーマル
ヘッドの回路構成の１例を示す概略回路図である。この
図において、７〜１０はコネクタ５に設けられた端子で
あシ、記録パルスＨＥＢＬ、ラッチパルスＳＴＢ、画信
号ＤＡＴＡ、転送りロックＣＬＫがそれぞれ入力される
。１１はシフトレジスタ、１２はラッチ、１３はＡＮＤ
ゲート、１４はトランジスタであシ、これらによって駆
動回路３が構成されている。

動作を説明する。転送りロックＣＬＫと同期して画信号
ＤＡＴＡがシリアルに入力され、この画信号ＤＡ、ＴＡ
はシフトレジスタ１１に順次蓄積される。１ライン分の
画信号がシフトレジスタ１１に蓄積されると、ラッチパ
ルスＳＴＢが入力され、シフトレジスタ１１に蓄積され
た画信号がラッチ１２に取シ込まれ、保持される。その
後、記録パルスＨＥＢＬが入力され、ラッチ１２に保持
されている画信号の黒画素に対応するトランジスタ１４
がオンし、そのトランジスタと接続された発熱体２に電
流が流れる。

なお、発熱体２の一端（図では上端）は外部の記録電源
に接続され、発熱体２の他端は対応するトランジスタ１
４のコレクタと接続される。トランジスタ１４のエミッ
タはアースに接続される。

上に述べたように、従来のサーマルヘッドは、駆動回路
に対して記録パルス等を外部から直接的に入力するよう
になっているだめ、以下に述べるような問題点があった
。

（１）記録電源容量を小さくするために、発熱体を複数
のグループに分割して駆動する場合や、画信号を高速に
転送するために、駆動回路内部のシフトレジスタを分割
し、各シフトレジスタに画信号を並列に入力する場合等
がある。その場合、記録パルス、ランチパルス、画信号
等の信号線が増加する。しかし、これらの信号線をコネ
クタを介して引き出す必要があるため、その信号線の本
数増加はコネクタコスト等の面から自ずと制限され、そ
の結果、分割数が制限される。また１機種ごとに分割構
成が異なる場合があり、引き出し線の本数が一定せず、
個別にインターフェース回路を設けなければならない。

（２）発熱体の駆動に直接関係する記録パルス等を、外
部よりコネクタを介して直接的に駆動回路に入力するた
め、コネクタの接触不良や配線不良等によシ、サーマル
ヘッドが破損する可能性が高い。

（３）発熱体抵抗値のロット間でのばらつきが大きいた
め、ヘッドを交換する際に、ヘッドの外部で記録電源電
圧値あるいは記録パルス幅（通電時間）を調節し、記録
濃度の一定化を図らなければならない。

発明の目的 本発明は、上記従来の問題点の解消を図ったサーマルヘ
ッドを提供することを目的とする。

発明の構成 本発明は、記録パルスの発生等、駆動回路に係わる制御
回路をサーマルヘッド上に搭載することにより、上述の
目的を達成せんとするものである。

実施例の説明 以下、図面を参照し本発明の実施例につき説明する。

第３図は本発明の一実施例によるサーマルヘッドの概略
回路図である。この図において、２１は１列に配列され
た多数の発熱体である。２２は発熱体２１を駆動する駆
動回路、２３は制御回路２２に係わる制御回路である。

２４は外部との接続用のコネクタである。

駆動回路２２は、１ライン分の画信号を蓄積可能なシフ
トレジスタ２５、同じ容量の２ソチ２６、このラッチ２
６の各ビット毎に設けられたＡＮＤゲート２７、および
各発熱体２１とアースとの間に直列に挿入されたトラン
ジスタ２８から構成されている。制御回路２３は、スイ
ッチ２９、ＲＯＭ３０、タイマ４０、およびタイミング
発生回路４１から構成されている。

コネクタ２４は、画信号の有効区間を示す記録区間信号
ａが入力される端子４２、画信号すが入力される端子４
３、および転送り口ｙりＣが入力される端子４４を有す
る。端子４２は制御回路２３のタイミング発生回路４１
に接続され、端子４３と端子４４は駆動回路２２のシフ
トレジスタ２５と接続される。制御回路２３からはラッ
チ２６に対するランチパルスｄとＡＮＤゲート２７に対
する記録パルスｆが送出される。

次に動作を説明する。第４図はその動作を示すタイミン
グ図である。

画信号有効区間信号ａがオンし、画信号すの転送が開始
し、また転送りロックＣの入力が開始する。画信号すは
シフトレジスタ２５に転送りロックＣよって順次取り込
まれ、右方向ヘシフトされて行く。

１ライン分の画信号すの転送が終了すると、画信号有効
区間信号ａがオフする。そうすると、タイミング発生回
路４１からラッチパルスｄが出力され、シフトレジスタ
２５に蓄積された１ライン分の画信号がラッチ２６に取
り込まれ、記憶される。

次に、タイミング発生回路４１からトリガパルスｅが出
力され、ＲＯＭ３０の出力データがタイマ４０に設定さ
れる。このトリガパルスｅの立ち下がりで、タイマ４０
から記録パルスｆが出力される。この記録パルスｆが出
ている間、ＡＮＤゲート２７を介してラッチ２６に記憶
された画信号がトランジスタ２８のベースに印加され、
画信号の黒画素に対応する発熱体２１に通電される。

発熱体２１の平均抵抗値は、製造ロットにより比較的大
きくばらつくため、一定の時間だけ通電させて画像を記
録した場合、記録濃度にばらつきが生じてしまう。そこ
で、ＲＯＭ３０に異なった複数の平均抵抗値に応じた通
電時間データが格納されておシ、スイッチ２９によって
特定の平均抵抗値を指定すると、その平均抵抗値に最適
な通電時間データがＲＯＭ　３０から出力されるように
なっている。

タイマ４０は、ＲＯＭ３０から出力される通電時間デー
タによって示される通電時間に等しいパルス幅の記録パ
ルスｆを出力するものである。具体的には、トリガパル
スｅの立ち上がり時点で、通電時間データを内部のカウ
ンタにセントし、トリガパルスｅの立ち下がシから記録
パルスｆをオンし、同時に、内部で発生するクロックで
上記カウンタのダウンカウントを開始する。そして、指
定の通電時間を経過し、内部カウンタがゼロまでカウン
トダウンすると、記録パルスｆをオフする。

このように、サーマルヘッド内部で記録パルスを発生す
るから、記録パルスを外部から直接入力する従来のサー
マルヘッドのような、コネクタの接触不良等によるサー
マルヘッドの破損等の危険は、大幅に少なくなる。また
、サーマルヘッドの製造段階、またはヘッド取付は時に
、スイッチ２９によって適切な通電時間を設定できるか
ら、従来のサーマルヘッドのように、ヘッド交換時に記
録装置側で面倒な記録パルス幅の調節を行う必要がなく
々る。

第６図は本発明の他の実施例によるサーマルヘッドの概
略回路図である。本実施例は、コネクタ２４に端子４６
を追加し、ＲＯＭ２９の入力信号の一部を、この端子４
６を介して外部よりＲＯＭ３０に入力するように構成さ
れている。従って、スイッチ２９で設定した通電時間を
、外部から変化させて記録濃度を変化させることができ
る。これ以外は第３図に示した実施例と同様である。

第６図は本発明の他の実施例によるサーマルヘッドの概
略回路図である。本実施例においては、制御回路２３に
、サーマルヘッドの温度を検出する温度センサ４７と、
この温度センサ４７の出力信号をデジタル信号に変換す
るアナログ／デジタル変換器４８が設けられ、その出力
信号はＲＯＭ３０に入力される。ＲＯＭ３０には、種々
の温度での通電時間データが、発熱体の平均抵抗値側に
格納されており、スイッチ２９によって指定された抵抗
値と、温度センサ４７によって検出された温度に対応す
る通電時間データがＲＯＭ３０から出力される。従って
、本実施例によれば、サーマルヘッドの温度上昇による
濃度の上昇を補正することができる。これ以外の構成は
第３図に示した実施例と同様である。

第７図は本発明の他の実施例によるサーマルヘッドの概
略回路図である。本実施例においては、発熱体２１に印
加される電源電圧をディジタル信号に変換するだめのア
ナログ／デジタル変換器４９が制御回路２３に設けられ
、このアナログ／デジタル変換器４９の出力信号がＲＯ
Ｍ３０に入力される。このＲＯＭ３０には、異なった電
源電圧値での通電時間データが、発熱体抵抗値ごとに格
納されておシ、スイッチ２９によって指定された抵抗値
と電源電圧値に対応する通電時間データが、ＲＯＭ３０
から出力される。従って本実施例によれば、電源電圧の
変動による濃度ムラが補正される。これ以外の構成は第
３図に示した実施例と同様である。

第８図は本発明の他の実施例によるサーマルヘッドの概
略回路図である。本実施例においては、画信号転送速度
を上げるため、駆動回路２２内部のシ゛７・・トルレジ
スタ、が２５ａと２５ｂに分割されている。また、記録
電源の容量削減を図るだめ、発熱体２１を２グループに
分割し、１グループずつ駆動するように、第１のグルー
プに対応するＡＮＤグー）２７ａと、第２のグループに
対応するＡＮＤゲー）２７ｂに、それぞれ別々の記録パ
ルスｉ。

ｊが印加されるようになっている。駆動回路２２のこの
ような構成変更に合わせて、制御回路２３には、駆動パ
ルス分配回路５１と画信号分配回路５２が追加されてい
る。これ以外は第３図に示した実施例と同様である。

次に動作を説明する。第９図は本実施例のタイミング図
である。外部より入力される画信号すは、転送りロック
Ｃと共に画信号分配回路５２に入力され、並列画信号ｄ
、ｅに変換され、転送りロックｆと共に２本のシフトレ
ジスタ２５ａ　、２５ｂに転送される。一方、画信号有
効区間信号ａはタイミング発生回路４１に入力され、こ
のタイミング発生回路により各種タイミング信号が作成
される。

画信号の転送を終了すると、タイミング発生回路からラ
ッチパルスｑが出力され、シフトレジスタ２ｅｓａ、２
６ｂに蓄積された画信号がラッチ２６に記憶される。

次に、タイミング発生回路４１からトリガパルスｈが一
定の時間間隔で２回送出される。タイマ４０は、トリガ
パルスｈが入力するたびに、ＲＯＭ３０から入力される
通電時間データで示されたパルス幅の記録パルスを出力
する。従って、２発の記録パルスが順次出力されるが、
その中の１発目は記録パルスｊとして、２発目は記録パ
ルスｉとして、記録パルス分配回路６１から出力される
。

記録パルスｊの発生期間に、第１グループの発熱体２１
に対応するトランジスタ２８に、ＡＮＤグー　）　２７
　ａを通じてラッチ２６に記憶されている画信号が印加
され、第１グループの発熱体２１が駆動される。続いて
、第２グループの発熱体２１に対応するトランジスタ２
８に、ＡＮＤゲート２７ｂを通じて画信号が印加され、
第２グループの発熱体２１が駆動される。

このように、本実施例では、発熱体２１を２グループに
分割して駆動し、まだ駆動回路２２内のシフトレジスタ
を２分割しているが、制御回路２３を設けているため、
サーマルヘッドの引き出し線は、上記各実施例と変わら
ない。つまり、従来のように、発熱体分割数やシフトレ
ジスタ分割数に応じて、異なったインターフェイス回路
をサーマルヘッド外に用意する必要はなくなる。

々お、本実施例では発熱体２１を２グループに分割した
が、３グル一プ以上に分割してもよい。

また、画信号の転送と記録を並行して行うように変形す
ることも容易である。

以上各実施例において、ＲＯＭ３０としてＦＲＯＭを用
い、ヘッド製造工程において個々のサーマルヘッドの発
熱体抵抗値に合わせて通電時間データを書込むようにす
ることにより、ＲＯＭ容量を削減し、またスイッチ２９
を省くことができる。また、上記各実施例を組合わせた
構成とすることもできる。

第１０図は本発明によるサーマルヘッドの物理的構造の
一例を示す概略斜視図である。この図において、６１は
基材であり、この上に多数の発熱体２１が１列に配列形
成されている。駆動口８２２は、基材６１上に形成され
た信号パターンにより発熱体２１と配線されている。６
４は発熱体２１と同一平面上にある基板であシ、この上
に制御回路２３（一般に、複数の集積回路として構成さ
れる）が設けられる。外部接続用のコネクタ２４、駆動
回路２２、制御回路２３の相互配線は、基板６４に形成
された信号パターンによって行われる。

なお、基板６４と基材６１とを一体化することも可能で
ある。

発明の効果 本発明によれば、記録パルスの発生等を行う制御回路が
サーマルヘッド上に設けられるため、外部接続用コネク
タの接触不良等によるサーマルヘッドの破損等が起９に
くくなり、サーマルヘッドの信頼性を向上でき、また、
上記各実施例に示したように、個々のサーマルヘッド毎
に、その制御回路によって通電時間を適正化できるため
、ヘッド交換時の濃度調節を不要にでき、さらに、発熱
体の分割数等にかかわらず、外部引き出し線の本々およ
び外部信号を標準化できるとともに、外部接続用のコネ
クタ等から発熱体の分割数が制限されることもなくなる
等、多くの効果を得られる。

【図面の簡単な説明】

第１図は従来のサーマルヘッドの概略斜視図、第２図は
従来のサーマルヘッドの回路構成の一例を示す概略回路
図、第３図および第４図はそれぞれ本発明の一実施例に
よるサーマルヘッドの概略回路図およびタイミング図、
第６図は本発明の他の実施例によるサーマルヘッドの概
略回路図、第６図は本発明の他の実施例によるサーマル
ヘッドの概略回路図、第７図は本発明の他の実施例によ
るサーマルヘッドの概略回路図、第８図および第９図は
それぞれ本発明の他の実施例によるサーマルヘッドの概
略回路図およびタイミング図、第１０図は本発明による
サーマルヘッドの物理的構造の一例を示す概略斜視図で
ある。 ２１・・・・・・発熱体、２２・・・・・・駆動回路、
２３・・・・・・制御回路、２４・・・・・・コネクタ
、２５．２５ａ　。 ２５ｂ・・・・・・シフトレジスタ、２６・・・・・・
ランチ、＠　７　、２７　＆　、　２７　ｂ−−・・−
ＡＮＤゲート、２８・・・・・・トランジスタ、２９・
・・・・・スイッチ、３０・・・・ＲＯＭ、４０・・・
・・・タイマ、４１・・・・・・タイミング発生回路、
４７・・・・・・温度センサ、４８．４９・・・・・・
アナログ／デジタル変換器、６１・・・・・・記録パル
ス分配回路、６２・・・・・・画信号分配回路。 代理人の氏名　弁理士　中尾　敏　男　ほか１名第１図 第２図 第４図 千　−一一一「−一一一し 区　ｃ３　シ　０　℃　旬　÷　凶　よ　・９　・−Ｃ
１

Claims (1)

【特許請求の範囲】
1. 複数の発熱体と、画信号を蓄積し、その画信号に従って
   上記発熱体を駆動する駆動回路と、この駆動回路に対す
   る記録パルスの発生等を行う上記駆動回路に係わる制御
   回路とを一体化してなるサーマルヘッド。