JPS6024969A - サ−マルヘツドの駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は、ダイレクトドライブ形サーマルヘッドのよ
うに％　／ラインを構成する発熱素子の数が多く、複数
個のブロックに分割して駆動するサーマルヘッドの駆動
に好適な駆動方法に係り、特に記録データの内容に拘ら
ず、均一濃度のドツトパターンが記録できるようにした
サーマルヘッドの駆動方法に関する。

従来技術 サーマルヘッドを用いて感熱記録を行う場合。

記録電圧を一定に保っても、記録データの内容に応じて
通電される発熱素子の数が変化するので、実効電圧が変
動し、記録濃度が不均一となる。

すなわち、同時に通電される発熱素子の数が異なると、
全体での電流値が変化し、電極やリード線、電源の内部
抵抗等による電圧降下に差を生じ。

実際に各発熱素子に印加される電圧が異なってしまう。

このような現象は、ダイオードマトリックス形のサーマ
ルヘッドに比べて同時に通電される発熱素子の数が著し
く多いダイレクトドライブ形の場合には顕著に現われ、
記録画質が低下する。

このような不都合を解決する従来の方法としては、第１
１こ、同時に記録する黒ドツト数に応じて、発熱素子の
駆動電流を制御する方法が知られている。

この方法は、同時に通電する発熱素子の数が比較的少な
い場合には有効であるが、ダイレクトドライブ形サーマ
ルヘッドのように、その数が多くなると、黒データの変
化する幅も大きくなるので、各種の電流値で駆動しなけ
ればならず、また周囲温度等の影響も受けるので、必ず
しも均一濃度の記録が得られない。

また、従来の第ａの方法として、サイリスタ形ダイレク
トドライブ方式のヘッドを使用した定ビツト駆動方法も
知られている。

この駆動方法によれば、マトリックスのｆｕｌｌ約を受
けないという利点はあるが、同時に通電される発熱素子
の数を一定に制御する必要があるので、その制御が複雑
化する。

この発明の駆動方法では、数千のような多数の発熱素子
を複数個のブロックに分割し、ブロック単位で通電して
高速記録を行うシフトレジスタ搭載のダイレクトドライ
ブ形サーマルヘッドの利点を生かし、かつ簡単な制御で
、均一濃度の記録が得られるようにしている。

説明の順序として、この発明の駆動方法を実施するのに
好適なダイレクトドライブ形サーマルヘッドについて述
べる。

第１図は、ダイレクトドライブ形サーマルヘッドの駆動
回路の一構成例を示す概要ブロック図である。図面にお
いて、Ｕ／〜ｌＪｎはそれぞれ３２個の発熱素子とそれ
らを駆動するための回路とからなるサーマルヘッドを示
し、また、ＤＩＡとＤＩＲはシリアル入力データ、ＣＫ
ＡとＣＫｎはシフトクロック、ＬＤＡとＬＤＢはロード
信号、ｉＢ／〜ＳＢｇはストローブ信号、■ａｎは記ｆ
ｊ、電源、ｖＤＤとＶｌ！８とＧＮＤはそれぞれの電圧
の電源を示す。

次の第２図は、第１図のサーマルヘッドＵ／の詳細な内
部（・構成を示すブロック図である。図面において、Ｕ
／／は３．２ビツト構成のシフトレジスタ、Ｕ、２／は
同じく３２ビツト構成のラッチ回路。

Ｕ３１とＵダ／はインバータ、Ｒ／〜Ｒ３コは発熱素子
を示し、その他の符号は第１図と同じである。

この第２図に示すように、サーマルヘッドＵ／は、直線
状に配列された３、２個の発熱素子Ｒ／〜Ｒ，？Ｊを有
し、これらの発熱素子Ｒ／〜Ｒ３コにはそれぞれトラン
ジスタのようなスイッチング素子が接続され、さらにこ
れらのスイッチング素子へそれぞれアンドゲート回路が
接続されている。

シフトレジスタＵ／／は、発熱素子の数に対応した３２
ビツト構成であり、記録データがシリアルに入力され、
同じく３２ビツト構成のラッチ回路Ｕ、２／へパラレル
に出力されて、ロードされる。

アンドゲート回路は、このラッチ回路Ｕｌ／の記録デー
タによって制御され、スイッチング素子を選択的に駆動
して、発熱素子Ｒ／〜Ｒ３コヘ通電させる。

このように、ダイレクトドライブ形サーマルヘッドでは
、シフトレジスタＵ／／とラッチ回路Ｕコ／とが設けら
れているので、シフトレジスタＵ／／へのデータのシリ
アル入力と、ラッチ回路Ｕ、２／にラッチされたデータ
による発熱素子への通電動作とを並行して行うことがで
きる。

第１図のダイレクトドライブ形サーマルヘッドは、この
第２図のサーマルヘッドＵ／がｎ個使用されており％　
、？、２Ｘｎ（ドツト）の／ラインを記録することがで
きる。なお、この第１図では、回路構成を簡明に示すた
めに、サーマルヘッドＵ／〜Ｕｎがジグザグ状に配列さ
れているが、それぞれの発熱素子は、−直線上に配列さ
れて直線の／ライフ分を記録するように配置される。

第３図は、第１図のサーマルヘッドの駆動方法を説明す
るためのタイムチャートである。各１６号波形に付けら
れた符号は、第１図の符号位ｆ′１′、に対応している
。

コＯ）＠３図では１図面を簡略化して示しているが、Ｄ
ＩＡとＤ　Ｉ　Ｂ、およびＣＫＡとＣＫＢのそれぞれ７
個のパルスは、実際には３２個のパルスイ１）′から（
１ｑ成されている。そして、ＤＩＡとＤＩＲの場合、黒
の記録データが１７′とされ、白のデータは１０′で与
えられるので、３２個の黒データが連続するとき、３．
２個のパルスが存在し、その間に白データがあれば、そ
の位置のパルスは１Ｌルベルとなり、実際にはパルスと
ならない。

さて、シリアルに入力される７９４７分の記録データは
、３コビツト毎にコ個のチャンネルＡとＢとへ交互に振
り分けられて、この第３図のＤＩＡとＤＩＢに示される
ように、入力データＤＩＡとＤＩＢとして、第１図の回
路へ与えらイする。この入力データＤＩＡとＤＩＲは、
それぞれシフトクロックＣＫＡとＣＫＢに同期しながら
、サーマルヘッドＵ、２．とＵ／のシフトレジスタ（Ｕ
／２とＵ／／）へシリアルに入力され、最終状態では。

サーマルヘッド１Ｊｎ−Ｕ／のシフトレジスタに７９４
７分のデータとして格納される。／ラインが、例えばへ
７２ｇビット構成であれば、入力データＤＩＡとＤＩＲ
はそれぞれｇ６１１ビットであり、これらが３−ビット
毎に各サーマルヘッドのシフトレジスタに格納される。

このようにして、７９４７分のデータの転送が完了する
と、シフトレジスタ（Ｕ／／〜Ｕ／ｎ　）に格納された
データは、第３図のＬＤＡ、ＬＤＨのタイミングで与え
られるロード信号σＤＡとτＤＢによって、ラッチ回路
（Ｕ、２／　〜Ｕ、２ｎ）へパラレルに転送される。

この場合には、サーマルヘッドＵ／〜Ｕｎは、予めｔつ
のブロックをこ分割されており、第３図にＳＢｇ、ＳＢ
／、ＳＢ−のように一部だけ示されたストローブ信号８
Ｂ／〜ＳＢｇのｇつのタイミングで分割的に駆動され、
それぞれの発熱素子Ｉｔ／−１’Ｌ（Ｊ２ｘｎ）は、ラ
ッチ回路にラッチされたデータに従って時分割に通電さ
れる。

また、シフトレジスタは、その格納されたデータがラッ
チ回路へパラレルに転送された後は１発熱素子への通電
に関係なく、すなわちストローブ信号ＳＢ／〜ＳＢｇの
オン・オフ状態とは無関係に、データの入力が可能とな
り、次の７９４７分のデータのシリアル入力が開始され
る。

このように、ダイレクトドライブ形サーマルヘッドでは
、ラッチ回路にラッチされた記録データに従って発熱素
子へ通電している間に、シフトレジスタへ次ラインのデ
ータをシリアルに入力することができるので、高速記録
が可能になる。

そして、すでに説明したように、このようなダイレクト
ドライブ形サーマルヘッドの場合、第１図の記録電源Ｖ
ＨＤの電圧を一定に保っても、黒ドツトの数が多いブロ
ックでは実効電圧が低下し。

その濃度も淡くなってしまうという不都合があった。

目　的 そこで、この発明のサーマルヘッドの駆動方法では、こ
のように発熱素子を複数個のブロックに分割し、ストロ
ーブ信号ＳＢ／〜ＳＢｇのような通電タイミングで、各
ブロックの発熱素子へ通電するサーマルヘッドの駆動方
法を改良し、記録データの内容如何に拘らず、均一濃度
の記録が得られるようにすることを目的とする。

構　成 そのために、この発明の駆動方法においては。

シフトレジスタにシリアルに入力される記録データのう
ち黒データの数をブロック単位毎に計数する計数手段と
、その計数値を記憶する記憶手段と。

この記憶手段に記憶された値により同時に駆動されるブ
ロック内の黒データの数が予め設定された値を超えない
ように１個または複数個のブロックを選択するブロック
選択手段とを設け、このブロック選択手段の出力によっ
て各ブロックの発熱素子への通電タイミングを制御する
ようにしている。

第７図は、この発明のサーマルヘッドの駆動方法を実施
する場合に使用される駆動制御回路の一例を示す機能ブ
ロック図である。図面において、／は外カウンタ％コは
ブロックカウンタ％３は黒ドツトカウンタ、弘はストロ
ーブ切換回路を示し、またＣＫはシフト用のタロツク信
号、ＤＩは入力される記録データ、ＳＢ／〜ＳＢｇはス
トローブ信号、Ｂはブロックカランタコのカウント出力
を示す。

この第１図は、同時に通電される発熱素子の数が、はぼ
一定数ｍを超えないように制御するための制御回路で１
ｇつのブロックリｔ〜％７Ｎに対応して、それぞれスト
ローブ信号ＳＢ／〜ＳＢｇを発生させる。

ブロックカランタコは５図示されないシフトレジスタヘ
ンリアルに入力される記録データＤＩのシフトクロック
ＣＫをカウントするカウンタで、／ブロックの発熱素子
の数、例えば３２個毎にカウントアツプされて、カウン
ト出力、Ｂを発生する。

したがって、このカウント出力Ｂは、ブロックの番号を
示すことになる。

また、／／Ｉｎカウンタ／は、入力される記録データＤ
Ｉのうちの黒データをカウントするカウンタで、予め設
定されたｍ個の黒データをカウントする毎に黒ドツトカ
ウンタ３へ出力を与える。

したがって、黒ドツトカウンタ３は、黒ドツトの数ｍの
倍数をカウントすることになり、そのカウント出力Ｃは
、実際の黒ドツト数の／／ｍの計数値を示すことになる
。

第３図は、第７図の制御回路による制御動作を説明する
ためのタイムチャートである。各信号波形に付けられた
符号は第弘図の符号位置に対応しており、またＡはスト
ローブ切換回路を内においてカウント出力ＢとＣとを取
込むための取込み信号を示す。

例えば、／ラインを構成する発熱素子がｇつのグループ
に分割されている場合、ブロックカランタコは、７つの
ブロックに対応するデータ入力が終了する毎にカウント
アツプされ、カウント出力Ｂは１０′〜′７″に変化す
る。

また、／／ｍに分周された黒データのカウント出力は、
第３図の場合、′０“へ−′″λ′と変化する。

ストローブ切換回路ケでは、取込み信号Ａによって、カ
ウント出力ＢとＣとを取込み、各ブロックとそれまでの
黒データの言１数値とを記憶手段へ記憶する。

第３図の場合には、 カウント出力Ｂ　θ／、！３ゲタ６７ カウント出力ＣθＯθ／／ｌ／ユ がストロ−ブ切換回路ｌ内の記憶手段に記憶される。

ストローブ切換回路ヶは、７９４２分の記録データＤＩ
の入力が終了すると、まず、カウント出力Ｃが１θ′の
ブロック、すなわち０１〜ｗ、２＃までを同時に通′１
１させるために、ス）ローブ信号ＳＢ／〜８１３３を時
間区間／に４つたって発生させる。

次に、カウント出力Ｃが／′のブロック、すなわち′３
′〜１６′までを同時に通１（させるために。

スＩ−ローブ信号Ｉダ〜百７を時間区間コにわたって発
生させる。

最後に、カウント出力Ｃが一″のブロック、すなわら１
７′のブロックを通電さぜるために、ストロ−ブイ１１
号Ｓ　Ｂ　ｇを時間区間３にわたって発生させる。

このように駆動することによって、同時に通電される発
熱素子の数をほぼ一定のｍに制御することができ、均一
な濃度の記録が得られる。

効　果 したがって、この発明のサーマルヘッドの駆ｆｌ＋１７
方法ｔこよれば、記録データの内容に拘らず、はぼ一定
数ｍを超えない発Ｍ累子を同時に通電することが可能と
なり、記録濃度を一定に保つことができる。

また、第Ｓ図の場合には、ストロ−ブイ、１号ＳＲｇの
立上りで／ラインの通電動作が終了するので。

黒字率の低い画像の場合には高速化も達成される。

【図面の簡単な説明】

第１図はダイレクトドライブ形サーマルへンドの駆動回
路の一構成例を示す概要ブロック図、第λ図ｉＪ第１図
のサーマルヘッドＵ／の詳糺１な内ｉ％構成を示すブロ
ック図、第３図は２４Ｉ１図のサーマルヘッドの駆動方
法を説明するためのタイムチャート、第７図はこの発明
のサーマルヘッドの駆ルリ方法を実施する場合に使用さ
れる駆動ｆｌｉｌｌ　にｉ１回路の一例を示す機能ブロ
ック図、第に図は４９図の１ｌｉｉ制御回路による制６
ｉ１　ｕＪ作を説明するためのタイムヂヤードである。 図面において、／は４弓□カウゾタ１．２はブロックカ
ウンタ、３は黒ドツトカウンタ％　グはストローブ切換
回路を示す。 特許出願人　株式会社　リ　コ　−

Claims (1)

1. 【特許請求の範囲】 複数個のブロックに分割された発熱素子と。 記録データがシリアルに入力されるシフトレジスタと、
   このシフトレジスタの記録データがパラレルに転送され
   るラッチ回路と、このラッチ回路にラッチされた記録デ
   ータに応じてブロック単位でその発熱素子への通電を制
   御する手段トラ備えたライン形サーマルヘッドの駆動回
   路において、前記シフトレジスタにシリアルに入力され
   る記録データのうち黒データの数をブロック単位毎に計
   数する計数手段と、その計数値を記憶する記憶手段と、
   この記憶手段に記憶された値により同時に駆動されるブ
   ロック内の黒データの数が予め設定された値を超えない
   ように７個または複数個のブロックを選択するブロック
   選択手段とを設け、このブロック選択手段の出力によっ
   て各ブロックの発熱素子への通電タイミングを制御する
   ことを特徴とする駆動方法。