JPS60186036A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS60186036A JPS60186036A JP59040544A JP4054484A JPS60186036A JP S60186036 A JPS60186036 A JP S60186036A JP 59040544 A JP59040544 A JP 59040544A JP 4054484 A JP4054484 A JP 4054484A JP S60186036 A JPS60186036 A JP S60186036A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- metal
- semiconductor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分〆〕
本発明は半導体集積回路装置に用いる誘電体分離形の半
導体基板およびその製造方法に関するものである。
導体基板およびその製造方法に関するものである。
半導体集積回路装置の中の各回路素子を絶縁分離する最
も安価で容易な方法はＰＮ接合分離法であるが、高耐圧
特性、低漏れ電流特性、低雑音特性、高速特性等を必要
とする場合は、各半導体島の間を絶縁膜で分離した誘電
体分離構造を採用することが得策である。この構造は、
例えば特公昭４１−１６７０７ （昭和３９年８月１９
日出願）公報に明記されたように集積回路素子を製作し
た複数の半導体島が多結晶シリコン（ｓｉ）からなる支
持基板に収容されていることを特徴とする。なお、この
支持基板は、いわゆる気相成長法を用いて絶縁膜上に堆
積されるために、多結晶とならざるを得ないものである
。また、このような支持基板の強化等を目的として、例
えば特開昭５２−９７６８６（昭和５１年２月１２日出
願）公報に明記されたように多結晶Ｓｉと絶縁膜とから
なる構成とするとともある。
も安価で容易な方法はＰＮ接合分離法であるが、高耐圧
特性、低漏れ電流特性、低雑音特性、高速特性等を必要
とする場合は、各半導体島の間を絶縁膜で分離した誘電
体分離構造を採用することが得策である。この構造は、
例えば特公昭４１−１６７０７ （昭和３９年８月１９
日出願）公報に明記されたように集積回路素子を製作し
た複数の半導体島が多結晶シリコン（ｓｉ）からなる支
持基板に収容されていることを特徴とする。なお、この
支持基板は、いわゆる気相成長法を用いて絶縁膜上に堆
積されるために、多結晶とならざるを得ないものである
。また、このような支持基板の強化等を目的として、例
えば特開昭５２−９７６８６（昭和５１年２月１２日出
願）公報に明記されたように多結晶Ｓｉと絶縁膜とから
なる構成とするとともある。
第１図に、このような半導体基板の断面構造を示す。図
において、１は多結晶Ｓ量からなる支持基板であシ、こ
の支持基板１中に絶縁膜２で絶縁分離された複数の半導
体島３が設けられ、これら島の中に半導体素子が形成さ
れている。例えば、エミッタ４、ベース５、コレクタ６
からまるバイポー２ト２ンジスタ７、あるいはソース８
、ゲート９、ドレイン１０からなるいわゆるＭＯ８形ト
ランジスタ１１などであシ、もちろん、コンタクト窓１
２、電極１３、表面保護膜１４、埋込層１５なども必要
に応じ併せて設けられる。また、前述したように支持基
板１中に変形防止を目的として絶縁膜２１が挾み込まれ
ている。なお、半導体島３中、ＰＮ接合は実線で、同一
不純物同志のＨＬ接合は破線で示しである。したがって
、例えば島３がＮ−形であればベース５はＰ形、とれに
対しコレクタ６および埋込層１５はＮ十形である。もち
ろん、これらの導電形は全く逆の場合もあり得る。
において、１は多結晶Ｓ量からなる支持基板であシ、こ
の支持基板１中に絶縁膜２で絶縁分離された複数の半導
体島３が設けられ、これら島の中に半導体素子が形成さ
れている。例えば、エミッタ４、ベース５、コレクタ６
からまるバイポー２ト２ンジスタ７、あるいはソース８
、ゲート９、ドレイン１０からなるいわゆるＭＯ８形ト
ランジスタ１１などであシ、もちろん、コンタクト窓１
２、電極１３、表面保護膜１４、埋込層１５なども必要
に応じ併せて設けられる。また、前述したように支持基
板１中に変形防止を目的として絶縁膜２１が挾み込まれ
ている。なお、半導体島３中、ＰＮ接合は実線で、同一
不純物同志のＨＬ接合は破線で示しである。したがって
、例えば島３がＮ−形であればベース５はＰ形、とれに
対しコレクタ６および埋込層１５はＮ十形である。もち
ろん、これらの導電形は全く逆の場合もあり得る。
また、ソース８の一部が破線であるのは、チャネル電位
をとるために、Ｐ形の領域の一部をＮ十形とし、ソース
とともにコンタクトをとれるようにしであることを示す
。
をとるために、Ｐ形の領域の一部をＮ十形とし、ソース
とともにコンタクトをとれるようにしであることを示す
。
しかしながら、このような従来の基板構造は以下に指摘
するような問題を有する。
するような問題を有する。
まず、第１は熱伝導性の、悪さである。バイポーラトラ
ンジスタＴおよびＭＯ８形トランジスタ１１の素子が動
作する場合、（印加電圧×流れる電流）で決まる熱が発
生する。しかるに、従来構造はこの点に関し注意を払わ
ず、その熱伝導性をさらに悪くする絶縁膜２１をさえ設
けていた。誘電体分離された島３の中で発生した熱は、
素子の表面を覆う表面保護膜１４に伝わシ、次に大気中
（または半導体素子を実装するケース中の封入ガス）に
伝わるか、素子の底面および側面を覆う絶縁膜２に伝わ
シ、次いで支持基板１に伝わるものであるが、気体は熱
の伝導性が悪いことは明らかであシ、また支持基板１も
多結晶Ｓｔであるためかなシ熱の伝導性が悪く、素子の
温度上昇の原因と外っていた。それに加えて、Ｓｔに比
べて約２桁熱伝導率の悪い絶縁膜２１等を設けることは
、この温度上昇を加速するものであった。このため、誘
電体分離構造が持つ高耐圧特性を活用しようとする場合
は、印加電圧をＮ倍にすれば、流れる電流はし欠に抑え
て発熱による素子の破壊を防ぐ必要があった。
ンジスタＴおよびＭＯ８形トランジスタ１１の素子が動
作する場合、（印加電圧×流れる電流）で決まる熱が発
生する。しかるに、従来構造はこの点に関し注意を払わ
ず、その熱伝導性をさらに悪くする絶縁膜２１をさえ設
けていた。誘電体分離された島３の中で発生した熱は、
素子の表面を覆う表面保護膜１４に伝わシ、次に大気中
（または半導体素子を実装するケース中の封入ガス）に
伝わるか、素子の底面および側面を覆う絶縁膜２に伝わ
シ、次いで支持基板１に伝わるものであるが、気体は熱
の伝導性が悪いことは明らかであシ、また支持基板１も
多結晶Ｓｔであるためかなシ熱の伝導性が悪く、素子の
温度上昇の原因と外っていた。それに加えて、Ｓｔに比
べて約２桁熱伝導率の悪い絶縁膜２１等を設けることは
、この温度上昇を加速するものであった。このため、誘
電体分離構造が持つ高耐圧特性を活用しようとする場合
は、印加電圧をＮ倍にすれば、流れる電流はし欠に抑え
て発熱による素子の破壊を防ぐ必要があった。
また、別の問題として支持基板１の抵抗率の高さによる
交流電位の不安定性がある。誘電体分離構造は、素子間
が絶縁膜２で分離されているため直流電流が流れること
はないものの、島３を構成する半導体〜絶縁膜２〜多結
晶ｓｉ支持基板１（絶縁膜２１が存在する場合は、さら
に多結晶Ｓｔ層１０１〜絶縁膜２１〜多結晶８１層１０
２等が加わる）の各層の組合せが容量として機能し、交
流電流が流れることとなる。これは、絶縁膜２１を前記
特開昭５２−９７６８６公報にも示されたような絶縁膜
と半絶縁膜との組合わされた複合膜とした場合でも、そ
の程度が軽減されるだけであシ本質的な解決にはなシ得
なかった。との−交流電流の変化は、上述した組合せで
決まる容量値（Ｃｏとする）と多結晶８１の抵抗値（Ｒ
ｏとする）からなる時定数ｃ。
交流電位の不安定性がある。誘電体分離構造は、素子間
が絶縁膜２で分離されているため直流電流が流れること
はないものの、島３を構成する半導体〜絶縁膜２〜多結
晶ｓｉ支持基板１（絶縁膜２１が存在する場合は、さら
に多結晶Ｓｔ層１０１〜絶縁膜２１〜多結晶８１層１０
２等が加わる）の各層の組合せが容量として機能し、交
流電流が流れることとなる。これは、絶縁膜２１を前記
特開昭５２−９７６８６公報にも示されたような絶縁膜
と半絶縁膜との組合わされた複合膜とした場合でも、そ
の程度が軽減されるだけであシ本質的な解決にはなシ得
なかった。との−交流電流の変化は、上述した組合せで
決まる容量値（Ｃｏとする）と多結晶８１の抵抗値（Ｒ
ｏとする）からなる時定数ｃ。
・Ｒｏを持つ。しかるに、Ｒｏは多結晶Ｓｉ（通常、素
子製作時のオートドーピングを恐れて不純物の添加は行
なわ力い）であるため、極めて高い値（〜数ＭΩ）を有
し、これにつれて時定数も大となるものであった。この
ような島の電位変動は動作信号に重なシ、直流電流成分
のゆつくシとした変動をもたらすため、微小でかつ高速
の信号を扱う場合は一種の雑音として本来の機能を損う
ばかシでなく、設定動作点の微小なずれの原因となって
いた。
子製作時のオートドーピングを恐れて不純物の添加は行
なわ力い）であるため、極めて高い値（〜数ＭΩ）を有
し、これにつれて時定数も大となるものであった。この
ような島の電位変動は動作信号に重なシ、直流電流成分
のゆつくシとした変動をもたらすため、微小でかつ高速
の信号を扱う場合は一種の雑音として本来の機能を損う
ばかシでなく、設定動作点の微小なずれの原因となって
いた。
本発明はこのような事情に鑑みてなされたもので、その
目的は、高耐圧にしてしかも大電流あるいは極めて高速
の信号を処理することが可能な半導体素子搭載用の半導
体基板を提供することにある。
目的は、高耐圧にしてしかも大電流あるいは極めて高速
の信号を処理することが可能な半導体素子搭載用の半導
体基板を提供することにある。
このような目的を達成するために、本発明の半導体基板
は、半導体島を支持搭載する支持基板の材質を多結晶シ
リコンと金属との混合物または化合物またはこれらの組
合せとすることにょシ熱伝導性および抵抗率の問題を解
決したものである。
は、半導体島を支持搭載する支持基板の材質を多結晶シ
リコンと金属との混合物または化合物またはこれらの組
合せとすることにょシ熱伝導性および抵抗率の問題を解
決したものである。
以下、実施例を用いて本発明の詳細な説明する。
第２図は本発明の一実施例を示し、゛後述する構成を有
する支持基板１６中に、絶縁膜２で絶縁分離された複数
の半導体島３が設けられている。絶縁膜２は、半絶縁膜
または絶縁膜と半絶縁膜との組合せとしてもよい。島３
の中には、従来と同様にバイポー２トランジスタＴやＭ
Ｏ８形トランジスタ１１などの半導体素子が形成され、
必要に応じコンタクト窓１２、電極１３、表面保護膜１
４、埋込層１５なども併せて形成される。
する支持基板１６中に、絶縁膜２で絶縁分離された複数
の半導体島３が設けられている。絶縁膜２は、半絶縁膜
または絶縁膜と半絶縁膜との組合せとしてもよい。島３
の中には、従来と同様にバイポー２トランジスタＴやＭ
Ｏ８形トランジスタ１１などの半導体素子が形成され、
必要に応じコンタクト窓１２、電極１３、表面保護膜１
４、埋込層１５なども併せて形成される。
ζこで、本発明による基板構造の特徴は、支持基板１６
を多結晶Ｓｔと金属との混合物または化合物（通常シリ
サイドと呼称される）またはこれらの組合せで構成した
ことにある。良く知られているように、金属は熱の良導
体でアシ、また低い抵抗率を有するために、前述したよ
うな従来構造における問題を完全に解決することができ
る。この場合、発明者らの実験によれば、支持基板１６
を構成するＳｌが多結晶Ｓｉであることは後述するよう
に極めて重用表意義を有する。
を多結晶Ｓｔと金属との混合物または化合物（通常シリ
サイドと呼称される）またはこれらの組合せで構成した
ことにある。良く知られているように、金属は熱の良導
体でアシ、また低い抵抗率を有するために、前述したよ
うな従来構造における問題を完全に解決することができ
る。この場合、発明者らの実験によれば、支持基板１６
を構成するＳｌが多結晶Ｓｉであることは後述するよう
に極めて重用表意義を有する。
そこで、次に、図示のようなバイポーラトランジスタＴ
およびＭＯ８形トランジスタ１１を含む半導体基板から
なる半導体装置の製造方法を説明する。
およびＭＯ８形トランジスタ１１を含む半導体基板から
なる半導体装置の製造方法を説明する。
はじめに、Ｓｌの（１００）基板の第１の主面側に対し
、形成すべき島３の形状に応じた異方性エツチングを施
した後、埋込層１５を形成し、さらにその上に絶縁膜２
を形成した後、その上に支持基板１６となる多結晶８１
の堆積を行なう。この多結晶Ｓｉの成長には５ＩＲ２Ｃ
１２ガスを原料とする気相成長法を用い、温度１０５０
℃から１１５０℃の範囲で行なうことが得策であった。
、形成すべき島３の形状に応じた異方性エツチングを施
した後、埋込層１５を形成し、さらにその上に絶縁膜２
を形成した後、その上に支持基板１６となる多結晶８１
の堆積を行なう。この多結晶Ｓｉの成長には５ＩＲ２Ｃ
１２ガスを原料とする気相成長法を用い、温度１０５０
℃から１１５０℃の範囲で行なうことが得策であった。
この温度で成長した多結晶Ｓｉは結晶粒径が数μｍから
数十μｍの柱状構造を持ち、後の金属添加処理に必要な
結晶粒界を充分含んだ構造となっている。この時、必要
に応じてＳｔ中に不純物を添加することも、後述するよ
うに極めて有効である。ただし、この段階で、本発明の
重要な構成要件である金属の添加を行なうことは必ずし
も得策でない。その理由は、この後に続く島３中に半導
体素子を形成する高温処理で金属が遊離し汚染の原因と
なるためである。
数十μｍの柱状構造を持ち、後の金属添加処理に必要な
結晶粒界を充分含んだ構造となっている。この時、必要
に応じてＳｔ中に不純物を添加することも、後述するよ
うに極めて有効である。ただし、この段階で、本発明の
重要な構成要件である金属の添加を行なうことは必ずし
も得策でない。その理由は、この後に続く島３中に半導
体素子を形成する高温処理で金属が遊離し汚染の原因と
なるためである。
したがって、このよう々添加を行なった場合は、その後
の高温熱処理をレーザアニール法などを用いた局所的な
熱処理に置換することが望ましく、その意味で特別なプ
ロセスの追加となることから通常は素子形成後に金属の
添加を行なう。また、従来例について説明したように支
持基板中に絶縁膜２１を設けた場合は、当該絶縁膜２１
に局所的な穴をあけておくか、素子形成後に絶縁膜２１
を含む層を研摩等で除去する必要がある。この理由につ
いては後述する。
の高温熱処理をレーザアニール法などを用いた局所的な
熱処理に置換することが望ましく、その意味で特別なプ
ロセスの追加となることから通常は素子形成後に金属の
添加を行なう。また、従来例について説明したように支
持基板中に絶縁膜２１を設けた場合は、当該絶縁膜２１
に局所的な穴をあけておくか、素子形成後に絶縁膜２１
を含む層を研摩等で除去する必要がある。この理由につ
いては後述する。
さて、多結晶Ｓｔの堆積後、第１の主面と対向する第２
の主面側から不要となった単結晶Ｓ１基板を研摩または
エツチング等によシ絶縁膜２１が露出するまで除去し、
相互に絶縁分離された島３を形成する。これらの島の中
に不純物を添加し、コンタクト窓あけ、電極の加工等を
経てバイポーラトランジスタ７およびＭＯ８形トランジ
スタ１１などの半導体素子が完成する。前述したように
素子形成前の段階で多結晶ｓｉへの金属の添加を行なわ
ない場合には、これらの処理はすべて通常の半導体素子
製造プロセスによシ行なうことができる。
の主面側から不要となった単結晶Ｓ１基板を研摩または
エツチング等によシ絶縁膜２１が露出するまで除去し、
相互に絶縁分離された島３を形成する。これらの島の中
に不純物を添加し、コンタクト窓あけ、電極の加工等を
経てバイポーラトランジスタ７およびＭＯ８形トランジ
スタ１１などの半導体素子が完成する。前述したように
素子形成前の段階で多結晶ｓｉへの金属の添加を行なわ
ない場合には、これらの処理はすべて通常の半導体素子
製造プロセスによシ行なうことができる。
次に、Ａｕ、Ａｇ、Ｃｕ＋Ｐｔ等の金属を支持基板の多
結晶Ｓｔと反応させて、本発明の重要な特徴である金属
を含んだ支持基板１６を形成する。との時の金属の選定
は、熱伝導率の大きいもの、抵抗率の小さいもの、Ｓｌ
と低温で反応しやすいものとの基準で行なうこととなる
。ただし、先に述べたようにＳｔが多結晶をなしている
ことから、必ずしも金属学的に一般に定まっている反応
温度でなくてもよシ低い温度で支持基板１６に金属を添
加することができるという利点を有する。例えば、島３
のＳｉと電極のＡ１合金は約５８０℃で共晶反応を生ず
るため、これが、金属添加時に許容される熱処理温度の
上限となる。金属学的に知られた金属とｓｉの反応温度
がこの５８０℃を下まわる例はＡｕ ＋ Ｃｕ ｔ Ｉ
ｎ ｒ Ｓｎ等であるが、発萌者らの実験によれば、Ｐ
ｔ、Ｍｅなどの高融点金属も含めてほとんどがこれ以下
の温度で添加可能であった。
結晶Ｓｔと反応させて、本発明の重要な特徴である金属
を含んだ支持基板１６を形成する。との時の金属の選定
は、熱伝導率の大きいもの、抵抗率の小さいもの、Ｓｌ
と低温で反応しやすいものとの基準で行なうこととなる
。ただし、先に述べたようにＳｔが多結晶をなしている
ことから、必ずしも金属学的に一般に定まっている反応
温度でなくてもよシ低い温度で支持基板１６に金属を添
加することができるという利点を有する。例えば、島３
のＳｉと電極のＡ１合金は約５８０℃で共晶反応を生ず
るため、これが、金属添加時に許容される熱処理温度の
上限となる。金属学的に知られた金属とｓｉの反応温度
がこの５８０℃を下まわる例はＡｕ ＋ Ｃｕ ｔ Ｉ
ｎ ｒ Ｓｎ等であるが、発萌者らの実験によれば、Ｐ
ｔ、Ｍｅなどの高融点金属も含めてほとんどがこれ以下
の温度で添加可能であった。
この理由の詳細は必ずしも明らかでないものの、Ｘ線マ
イクロアナライザー等による測定では添加した金属がＳ
ｔの結晶粒界に存在することから、多結晶８１の界面エ
ネルギーがこの低温反応を促進したものと考えている。
イクロアナライザー等による測定では添加した金属がＳ
ｔの結晶粒界に存在することから、多結晶８１の界面エ
ネルギーがこの低温反応を促進したものと考えている。
また、侵入した金属は絶縁膜２によって島３中に入るこ
とを阻止されるため、素子特性に影響を及ばずことはな
かった。
とを阻止されるため、素子特性に影響を及ばずことはな
かった。
実験によれば、添加による抵抗率の低下、熱伝導率の向
上を可能とした金属の内、処理の容易なものは、Ａｇ、
Ａｕ、Ｃｕ、Ｐｔおよびこれらの組合せであった。これ
らの金属は、支持基板全体に添加されねばその効果が薄
いため、先に述べたように基板中に絶縁膜２１が存在す
る場合は、素子形成時の高温処理が終了してその変形防
止用としての役目を終えた後にこれを除去するか、金属
侵入用の穴をあけておくことが得策でちる。また、金属
と多結晶Ｓｔとの反応は、一般に最初Ｓｉの柱状晶のす
きまに涜って金属が侵入する第１段階と、次いで侵入し
た金属の一部がＳｔと化合してシリサイド、例えばＰｔ
ｘＳｌ、−エを形成する第２段階からなる。ただし、Ａ
Ｉ、Ａｕなどシリサイドを形成しない金属の場合はＳＳ
と任意の割合で混じシ合った固溶体の形で存在すること
となる。
上を可能とした金属の内、処理の容易なものは、Ａｇ、
Ａｕ、Ｃｕ、Ｐｔおよびこれらの組合せであった。これ
らの金属は、支持基板全体に添加されねばその効果が薄
いため、先に述べたように基板中に絶縁膜２１が存在す
る場合は、素子形成時の高温処理が終了してその変形防
止用としての役目を終えた後にこれを除去するか、金属
侵入用の穴をあけておくことが得策でちる。また、金属
と多結晶Ｓｔとの反応は、一般に最初Ｓｉの柱状晶のす
きまに涜って金属が侵入する第１段階と、次いで侵入し
た金属の一部がＳｔと化合してシリサイド、例えばＰｔ
ｘＳｌ、−エを形成する第２段階からなる。ただし、Ａ
Ｉ、Ａｕなどシリサイドを形成しない金属の場合はＳＳ
と任意の割合で混じシ合った固溶体の形で存在すること
となる。
上記第１段階に比べ、第２段階の反応を行なわせるため
にはさらに一段高い温度での処理が必要であった。しか
し、前述したようにＳｉ中に予め不純物を添加しておい
た場合は、はじめの処理のみで低抵抗状態となυ、後の
処理による抵抗率の低下は顕著でなかった。これは、上
記不純物は一定割合で多結晶８１中に取込まれ残シが粒
界に偏析することとなるが、粒界に侵入した金属と多結
晶Ｓｔとが接触して形成されるショットキー接合が、こ
の不純物によってリーク気味となるために、多結晶部の
Ｓｔと金属との化合が生じなくても、基板全体が電流の
経路となった結果と推定される。
にはさらに一段高い温度での処理が必要であった。しか
し、前述したようにＳｉ中に予め不純物を添加しておい
た場合は、はじめの処理のみで低抵抗状態となυ、後の
処理による抵抗率の低下は顕著でなかった。これは、上
記不純物は一定割合で多結晶８１中に取込まれ残シが粒
界に偏析することとなるが、粒界に侵入した金属と多結
晶Ｓｔとが接触して形成されるショットキー接合が、こ
の不純物によってリーク気味となるために、多結晶部の
Ｓｔと金属との化合が生じなくても、基板全体が電流の
経路となった結果と推定される。
さて、このように金属の添加により低抵抗率および高熱
伝導率の特性を備えた支持基板１６は、図示のようにい
わゆるヒートシンクまたは基板のバイアスを与える端子
またはこれらの機能を併せ持つ部材としての端子１７に
接続される。このような構成とすれば、島３中で発生し
た熱は絶縁膜２を経て支持基板１６に伝わり、速やかに
排出されるためより大きな電力を島３中で消費するとと
が可能となる。すなわち、同じ電流を処理するとしても
、熱伝導性の向上した分だけ高電圧を印加することが可
能となる。また、添加量に依存はするものの、金属の添
加によシ基板の抵抗は従来の数ＭΩから数にΩ以下と著
しく低下し、安定した電位を端子ＩＴに与えることによ
シ、直流レベルのゆるやかな変動に起因する素子の不安
定性や雑音な解消するととができた。
伝導率の特性を備えた支持基板１６は、図示のようにい
わゆるヒートシンクまたは基板のバイアスを与える端子
またはこれらの機能を併せ持つ部材としての端子１７に
接続される。このような構成とすれば、島３中で発生し
た熱は絶縁膜２を経て支持基板１６に伝わり、速やかに
排出されるためより大きな電力を島３中で消費するとと
が可能となる。すなわち、同じ電流を処理するとしても
、熱伝導性の向上した分だけ高電圧を印加することが可
能となる。また、添加量に依存はするものの、金属の添
加によシ基板の抵抗は従来の数ＭΩから数にΩ以下と著
しく低下し、安定した電位を端子ＩＴに与えることによ
シ、直流レベルのゆるやかな変動に起因する素子の不安
定性や雑音な解消するととができた。
次に、第３図は本発明の他の実施例を示す断面図である
。本実施例の場合は、第２図の実施例の場合の異方性エ
ツチングを省略し、多結晶Ｓｌ堆積後、研摩によって元
の基板のＳｌを数μｍ以下の薄層とし、さらに、との８
１薄層を選択酸化法等で絶縁膜２に達するまで形成した
絶縁分離領域１８を用いて複数の島３に分離した例であ
る。もちろん、これらの島３の中には図上省略したが先
の例と同様に所望の素子を形成し、その後、多結晶Ｓ量
に金属の添加を行なって支持基板１６を形成する。
。本実施例の場合は、第２図の実施例の場合の異方性エ
ツチングを省略し、多結晶Ｓｌ堆積後、研摩によって元
の基板のＳｌを数μｍ以下の薄層とし、さらに、との８
１薄層を選択酸化法等で絶縁膜２に達するまで形成した
絶縁分離領域１８を用いて複数の島３に分離した例であ
る。もちろん、これらの島３の中には図上省略したが先
の例と同様に所望の素子を形成し、その後、多結晶Ｓ量
に金属の添加を行なって支持基板１６を形成する。
この場合も、埋込層１５は必要に応じて設ければよく、
その他、絶縁膜２１を用いた場合の処理など先の例と同
様である。前述したような注意を払えば、金属の添加後
に素子形成を行なうととも可能である。
その他、絶縁膜２１を用いた場合の処理など先の例と同
様である。前述したような注意を払えば、金属の添加後
に素子形成を行なうととも可能である。
以上説明したように、本発明によれば、支持基板の多結
晶シリコンに金属を添加したことによシ、高熱伝導性及
び低抵抗性の基板とすることができるため、高耐圧にし
てしかも大電流の信号あるいは極めて高速の信号を処理
することが可能な半導体素子を実現することができる。
晶シリコンに金属を添加したことによシ、高熱伝導性及
び低抵抗性の基板とすることができるため、高耐圧にし
てしかも大電流の信号あるいは極めて高速の信号を処理
することが可能な半導体素子を実現することができる。
第１図は従来の半導体基板の構成例を示す断面図、第２
図は本発明の一実施例を示す断面図、第３図は本発明の
他の実施例を示す断面図である。 ２・・・・絶縁膜、３・・・・半導体島、１６・・・・
金属を添加した多結晶シリコンからなる支持基板、１８
・・・・絶縁分離領域。 特許出願人 日本電信電話公社 代理人 山 川 政 樹 第１図
図は本発明の一実施例を示す断面図、第３図は本発明の
他の実施例を示す断面図である。 ２・・・・絶縁膜、３・・・・半導体島、１６・・・・
金属を添加した多結晶シリコンからなる支持基板、１８
・・・・絶縁分離領域。 特許出願人 日本電信電話公社 代理人 山 川 政 樹 第１図
Claims (4)
- （１）複数の半導体島が絶縁膜または半絶縁膜またはこ
れらの組合せからなる膜で相互に電気的に分離された状
態で支持基板に搭載されてなる半導体基板において、支
持基板は、多結晶シリコンと金属との混合物または化合
物またはこれらの組合せからなることを特徴とする半導
体基板。 - （２）多結晶シリコンは不純物を含む多結晶シリコンで
あることを特徴とする特許請求の範囲第１項記載の半導
体基板。 - （３）半導体からなる基板の第１の主面に対して選択的
な異方性エツチングを施す工程と、この第１の主面側に
絶縁膜または半絶縁膜またはこれらの組合せからなる分
離膜を形成する工程と、この分離膜上に多結晶シリコン
を堆積する工程と、上記基板の第２の主面側から当該基
板を上記分離膜が露出するまで除去する工程と、上記多
結晶シリコン中に金属を添加する工程とを少なくとも含
むことを特徴とする半導体基板の製造方法。 - （４）半導体からなる基板の第１の主面上に絶縁膜また
は半絶縁膜またはこれらの組合せからなる分離膜を形成
する工程と、この分離膜上に多結晶シリコンを堆積する
工程と、上記基板の第２の主面側から尚核基板の一部を
除去して薄層化する工程と、この薄層化した基板に上記
分離膜まで達する絶縁分離領域を選択的に形成する工程
と、上記多結晶シリコン中に金属を添加する工程とを少
なくとも含むことを特徴とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040544A JPS60186036A (ja) | 1984-03-05 | 1984-03-05 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040544A JPS60186036A (ja) | 1984-03-05 | 1984-03-05 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186036A true JPS60186036A (ja) | 1985-09-21 |
| JPH0580828B2 JPH0580828B2 (ja) | 1993-11-10 |
Family
ID=12583388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59040544A Granted JPS60186036A (ja) | 1984-03-05 | 1984-03-05 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60186036A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4002673A1 (de) * | 1989-01-31 | 1990-08-02 | Mitsubishi Electric Corp | Halbleiteranordnung und verfahren zu ihrer herstellung |
| JPH02303141A (ja) * | 1989-05-18 | 1990-12-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH071275A (ja) * | 1993-06-21 | 1995-01-06 | Sumitomo Metal Mining Co Ltd | 電解用アノードの搬送装置 |
| JP2007514321A (ja) * | 2003-12-10 | 2007-05-31 | ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア | ミックスド・シグナル集積回路のための低クロストーク回路基板 |
-
1984
- 1984-03-05 JP JP59040544A patent/JPS60186036A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4002673A1 (de) * | 1989-01-31 | 1990-08-02 | Mitsubishi Electric Corp | Halbleiteranordnung und verfahren zu ihrer herstellung |
| DE4002673C2 (de) * | 1989-01-31 | 1998-01-22 | Mitsubishi Electric Corp | Verfahren zur Herstellung einer Halbleiteranordnung |
| JPH02303141A (ja) * | 1989-05-18 | 1990-12-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH071275A (ja) * | 1993-06-21 | 1995-01-06 | Sumitomo Metal Mining Co Ltd | 電解用アノードの搬送装置 |
| JP2007514321A (ja) * | 2003-12-10 | 2007-05-31 | ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア | ミックスド・シグナル集積回路のための低クロストーク回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580828B2 (ja) | 1993-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6344663B1 (en) | Silicon carbide CMOS devices | |
| US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
| US4757028A (en) | Process for preparing a silicon carbide device | |
| JP4858791B2 (ja) | 半導体装置およびその製造方法 | |
| US4819037A (en) | Semiconductor device | |
| KR100406247B1 (ko) | 옴접촉체를제조하는방법및이러한옴접촉체를구비한반도체소자 | |
| WO1997039485A9 (en) | Silicon carbide cmos and method of fabrication | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| JP3108447B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60186036A (ja) | 半導体基板の製造方法 | |
| JP2916524B2 (ja) | 薄膜半導体装置 | |
| JPS62245627A (ja) | 液相エピタキシヤル法 | |
| US5021358A (en) | Semiconductor fabrication process using sacrificial oxidation to reduce tunnel formation during tungsten deposition | |
| US4635089A (en) | MIS-integrated semiconductor device | |
| JPS621270B2 (ja) | ||
| WO1991001569A1 (fr) | Dispositif a semi-conducteurs et procede de production | |
| JP2585860B2 (ja) | 半導体装置およびその作製方法 | |
| JPH061836B2 (ja) | 薄膜トランジスタ | |
| JPH0936370A (ja) | コプラナ型薄膜トランジスタの製造方法 | |
| JPH0556849B2 (ja) | ||
| JPS61166171A (ja) | 半導体集積回路装置 | |
| JPS613470A (ja) | 半導体装置 | |
| JPS587875A (ja) | ダイオ−ドおよびその製造方法 | |
| JPH03101231A (ja) | 半導体装置及びその形成方法 | |
| JPS59189651A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |