JPS587875A - ダイオ−ドおよびその製造方法 - Google Patents
ダイオ−ドおよびその製造方法Info
- Publication number
- JPS587875A JPS587875A JP56106811A JP10681181A JPS587875A JP S587875 A JPS587875 A JP S587875A JP 56106811 A JP56106811 A JP 56106811A JP 10681181 A JP10681181 A JP 10681181A JP S587875 A JPS587875 A JP S587875A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- single crystal
- crystal silicon
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Amplifiers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体、とりわけ悲晶質シリコンに関するもの
であり、ＭｏＳ）ランジスタの入力保護となるダイオー
ドを提供することによりＭＯＳトランジスタおよびＭＯ
Ｓトランジスタ回路の信頼性を高めることを目的とする
。
であり、ＭｏＳ）ランジスタの入力保護となるダイオー
ドを提供することによりＭＯＳトランジスタおよびＭＯ
Ｓトランジスタ回路の信頼性を高めることを目的とする
。
ＭｏＳ）ランジスタは絶縁性のゲート酸化膜または絶縁
膜を有し、したがってゲート絶縁膜は電荷が貯えられ易
い。このため静電気やサージ状の過電圧によって簡単に
破壊することが知られている。これを防ぐためには、例
えばｎチャネルＭＯＳトランジスタの場合には第１図ａ
に示したように保護ダイオード１０５をゲート１ｏ１と
シリコン基板１０４との間に配置している。ゲート１０
１に基板１０４に対して正の過大電圧が加がるとダイオ
ード１０５の逆方向ブレークダウンによって、また負の
過大電圧が加わるとダイオード１０５が順方向のだめに
電流が流れてダイオード１０６のれてゲート絶縁膜が保
護されるようになっている。
膜を有し、したがってゲート絶縁膜は電荷が貯えられ易
い。このため静電気やサージ状の過電圧によって簡単に
破壊することが知られている。これを防ぐためには、例
えばｎチャネルＭＯＳトランジスタの場合には第１図ａ
に示したように保護ダイオード１０５をゲート１ｏ１と
シリコン基板１０４との間に配置している。ゲート１０
１に基板１０４に対して正の過大電圧が加がるとダイオ
ード１０５の逆方向ブレークダウンによって、また負の
過大電圧が加わるとダイオード１０５が順方向のだめに
電流が流れてダイオード１０６のれてゲート絶縁膜が保
護されるようになっている。
絶縁性基板上のＭＯＳトランジスタ、例えば５０５−Ｍ
ｏＳ）ランジスタにおいてはシリコン基板が存在しない
ために保護ダイオード１０５は第１図すに示すようにゲ
ート１ｏ１とソース１０３との間に配置されるのが一般
的である。なおｐチャネルの場合には保護ダイオードの
極性を反転すればよい。
ｏＳ）ランジスタにおいてはシリコン基板が存在しない
ために保護ダイオード１０５は第１図すに示すようにゲ
ート１ｏ１とソース１０３との間に配置されるのが一般
的である。なおｐチャネルの場合には保護ダイオードの
極性を反転すればよい。
原子結合の不完全性を補なうためにその組成中に数チ以
下の水素を含む非晶質シリコンは大面積化が容易なこと
、低温形成で製作されることなどの理由により低コスト
の太陽電池のみならず様々な応用開発が提唱されている
。しかしながら単結晶シリコンと比較すると非晶質シリ
コンでは局在準位密度が高いこと、自由キャリアの移動
度が極端に低いことなどの理由により相互コンダクタン
スノ大キなＭｏＳ トランジスタを得ることが困難であ
る。
下の水素を含む非晶質シリコンは大面積化が容易なこと
、低温形成で製作されることなどの理由により低コスト
の太陽電池のみならず様々な応用開発が提唱されている
。しかしながら単結晶シリコンと比較すると非晶質シリ
コンでは局在準位密度が高いこと、自由キャリアの移動
度が極端に低いことなどの理由により相互コンダクタン
スノ大キなＭｏＳ トランジスタを得ることが困難であ
る。
しかしながら電流を多く流す必要がなく、また６ ペー
ジ 高速動作も要求されない。例えば液晶と組み合わせて画
像表示装置を構成するために用いられるスイッチ用ＭＯ
Ｓトランジスタにおいては現状よりわずかの性能の向上
があれば十分である。本発明者はすでに薄くかつピンホ
ールのないゲート絶縁膜を賦与することにより非晶質シ
リコンＭＯＳトランジスタの性能指数を向上せしめたこ
とを明らかにした。
ジ 高速動作も要求されない。例えば液晶と組み合わせて画
像表示装置を構成するために用いられるスイッチ用ＭＯ
Ｓトランジスタにおいては現状よりわずかの性能の向上
があれば十分である。本発明者はすでに薄くかつピンホ
ールのないゲート絶縁膜を賦与することにより非晶質シ
リコンＭＯＳトランジスタの性能指数を向上せしめたこ
とを明らかにした。
ガラス板などの絶縁性基板上に形成された非晶質シリコ
ンＭＯ８）ランジスタもＳＯ８の場合と同様にゲート絶
縁膜が極めて破壊しやすいことが判明した。これはゲー
ト絶縁膜のみならず絶縁性基板までが帯電するためと思
われる。したがって非晶質シリコンＭＯ８）ランジスタ
においてもゲートを保護するだめのダイオードは不可欠
である。
ンＭＯ８）ランジスタもＳＯ８の場合と同様にゲート絶
縁膜が極めて破壊しやすいことが判明した。これはゲー
ト絶縁膜のみならず絶縁性基板までが帯電するためと思
われる。したがって非晶質シリコンＭＯ８）ランジスタ
においてもゲートを保護するだめのダイオードは不可欠
である。
しかしながら、現時点で報告されている非晶質シリコン
ＭＯ８）ランジスタはゲート絶縁膜が厚いことや研究室
レベルでの慎重な取扱いなどの理由でゲート保護ダイオ
ードは内蔵されていない。すなわち引用すべき従来例は
皆無である。
ＭＯ８）ランジスタはゲート絶縁膜が厚いことや研究室
レベルでの慎重な取扱いなどの理由でゲート保護ダイオ
ードは内蔵されていない。すなわち引用すべき従来例は
皆無である。
６ べ−・
非晶質シリコンを用いてダイオードを得る場合には第２
図乙に示す接合ダイオードか第２図すに示すショットキ
ダイオードのいずれかが容易であることは言うまでもな
い。接合ダイオードはｐｉｎの三層の非晶質シリコン層
２０１が金属電極２０２と２０３にはさまれた構成をと
り、逆耐圧は１層の厚みを変えるかｉ層に微量の不純物
を加えることにより制御可能である。ショットキダイオ
ードはｎ形不純物、例えば燐や砒素を大量に含んだ非晶
質シリコン層２０５１Ｌ、および不純物をほとんど含ま
ない非晶質シリコン層２０５ｂよりなる層２０６がカソ
ード金属電極２０６とアノード金属電極２０７にはさま
れた構成をとり、逆耐圧は１層２０６ｂの厚みを変える
かｉ層に微量のｎ形不純物を加えることにより制御可能
である。
図乙に示す接合ダイオードか第２図すに示すショットキ
ダイオードのいずれかが容易であることは言うまでもな
い。接合ダイオードはｐｉｎの三層の非晶質シリコン層
２０１が金属電極２０２と２０３にはさまれた構成をと
り、逆耐圧は１層の厚みを変えるかｉ層に微量の不純物
を加えることにより制御可能である。ショットキダイオ
ードはｎ形不純物、例えば燐や砒素を大量に含んだ非晶
質シリコン層２０５１Ｌ、および不純物をほとんど含ま
ない非晶質シリコン層２０５ｂよりなる層２０６がカソ
ード金属電極２０６とアノード金属電極２０７にはさま
れた構成をとり、逆耐圧は１層２０６ｂの厚みを変える
かｉ層に微量のｎ形不純物を加えることにより制御可能
である。
１はガラス板などの絶縁性基板で２０４は金属電極２０
３と非晶質シリコン層２０１との絶縁膜であるが非晶質
シリコンは一般に抵抗率が大きいので場合によっては不
要である。
３と非晶質シリコン層２０１との絶縁膜であるが非晶質
シリコンは一般に抵抗率が大きいので場合によっては不
要である。
非晶質シリコンのダイオードを製作するために７ ペー
ジ は第２２図に示したように３〜４枚のマスク工程を必要
とする。また非晶質シリコンＭＯＳトランジスタを製作
するためにもやはり３〜４枚のマスク工程が必要である
が保護ダイオードを内蔵したＭＯＳトランジスタを製作
すると必然的に工程数は増加する。例えばｐｉｎの三層
が接合ダイオードには必要であり、ＭＯＳ）ランジスタ
には１層だけでよい。そうすると非晶質シリコンの堆積
は２回以上必要となり、ｐｉｎおよび１層の島を分離し
て配置するための食刻工程も必要となる。工程数の増加
は必然的にコストの上昇と歩留りの低下に反映するので
工程数の増加を防ぎつつ保護ダイオードを内蔵させたＭ
ＯＳ）ランジスタを得ることは極めて重要である。その
他にも非晶質シリコンの堆積回数が増すと堆積時の熱に
よって膜質が劣化することが多く、これを避けるために
も注意が必要であろう。
ジ は第２２図に示したように３〜４枚のマスク工程を必要
とする。また非晶質シリコンＭＯＳトランジスタを製作
するためにもやはり３〜４枚のマスク工程が必要である
が保護ダイオードを内蔵したＭＯＳトランジスタを製作
すると必然的に工程数は増加する。例えばｐｉｎの三層
が接合ダイオードには必要であり、ＭＯＳ）ランジスタ
には１層だけでよい。そうすると非晶質シリコンの堆積
は２回以上必要となり、ｐｉｎおよび１層の島を分離し
て配置するための食刻工程も必要となる。工程数の増加
は必然的にコストの上昇と歩留りの低下に反映するので
工程数の増加を防ぎつつ保護ダイオードを内蔵させたＭ
ＯＳ）ランジスタを得ることは極めて重要である。その
他にも非晶質シリコンの堆積回数が増すと堆積時の熱に
よって膜質が劣化することが多く、これを避けるために
も注意が必要であろう。
本発明は上記した問題点に鑑みなさ“れたものであり、
マスク工程の増加は１回にとどまりしかも保護能力の大
きい保護ダイオードを内蔵させることが可能である。ま
た０ＭＯ８化された場合にも極めて有効で、その要点は
縦型構造のショットキダイオードにあり、第３図以下の
図面とともに本発明の実施例について説明する。
マスク工程の増加は１回にとどまりしかも保護能力の大
きい保護ダイオードを内蔵させることが可能である。ま
た０ＭＯ８化された場合にも極めて有効で、その要点は
縦型構造のショットキダイオードにあり、第３図以下の
図面とともに本発明の実施例について説明する。
まず第３図ａに示したように絶縁性基板、例えばガラス
板１上に大量のｎ形不純物、例えば燐を含む第１の非晶
質シリコン層２を選択的に被着形成する。後述する理由
でその膜厚は厚い方が好ましく例えば２０００〜３００
０人に選ばれる。ついで第３図すに示したように第１の
非晶質シリコン層２上に第２の非晶質シリコン層３が第
１の非晶質シリコン層２を部分的に含んで選択的に被着
形成される。第２の非晶質シリコン層３の膜厚は１ｏｏ
ｏÅ以上あればよく例えば４０００人に選ばれ、また不
純物の添加は不要である。第２の非晶質シリコン層３の
形成にあたって過食側によって第１の非晶質シリコン層
２の消失を防ぐためには第１の非晶質シリコン層２はあ
る程度厚くなければならない。ひきつづき第１の非晶質
シリコン層２上に第１の金属層４が第２の非晶質シリコ
ン９ ページ 層３と重なり合わぬように選択的に被着形成される。第
１の金属層４はその酸化物が絶縁物となるような例えば
ム１が選ばれ、膜厚は３０００人もあれば十分である。
板１上に大量のｎ形不純物、例えば燐を含む第１の非晶
質シリコン層２を選択的に被着形成する。後述する理由
でその膜厚は厚い方が好ましく例えば２０００〜３００
０人に選ばれる。ついで第３図すに示したように第１の
非晶質シリコン層２上に第２の非晶質シリコン層３が第
１の非晶質シリコン層２を部分的に含んで選択的に被着
形成される。第２の非晶質シリコン層３の膜厚は１ｏｏ
ｏÅ以上あればよく例えば４０００人に選ばれ、また不
純物の添加は不要である。第２の非晶質シリコン層３の
形成にあたって過食側によって第１の非晶質シリコン層
２の消失を防ぐためには第１の非晶質シリコン層２はあ
る程度厚くなければならない。ひきつづき第１の非晶質
シリコン層２上に第１の金属層４が第２の非晶質シリコ
ン９ ページ 層３と重なり合わぬように選択的に被着形成される。第
１の金属層４はその酸化物が絶縁物となるような例えば
ム１が選ばれ、膜厚は３０００人もあれば十分である。
さらに第３図Ｃに示したように第２の非晶質シリコン層
３上と第１の金属層４上および露出している第１の非晶
質シリコン層２上に窒化シリコン膜５が選択的に被着形
成される。
３上と第１の金属層４上および露出している第１の非晶
質シリコン層２上に窒化シリコン膜５が選択的に被着形
成される。
基板１の周辺まで例えばスクライプグリッドなどを経由
して延長されている第１の金属層４と金属電極６とを基
板１の周辺で接続し、酸素プラズマの発生領域に対して
正のバイアスを与えプラズマ陽極酸化を行なう。酸化条
件は圧力０．Ｉ Ｔｏｒｒ、バイアス３００Ｖ、基板温
度３ｏｏ″Ｃである。約２〜３時間後には窒化シリコン
膜６で被覆されていない第１の金属層４０表面には４０
０人の酸化膜（ム１２０５ ’アルミナ）７が成長し、
同じく 第２の非晶質シリコン層３の表面には４００人
の酸化シリコン膜８が成長する。その後第３図ｄに示さ
−れているように窒化シリコン膜６を除去して第１の金
属層４と第２の非晶質シリコン層３を部分的１０ べ−
７ に露出する。そして第３図ｅに示したように第２の金属
、例えばｐｔの選択的被着形成を行なった後、プラズマ
陽極酸化を可能とするだめに基板周辺にまで延長されて
いた第１の金属層を除去または切断して本発明によるダ
イオードが完成する。
して延長されている第１の金属層４と金属電極６とを基
板１の周辺で接続し、酸素プラズマの発生領域に対して
正のバイアスを与えプラズマ陽極酸化を行なう。酸化条
件は圧力０．Ｉ Ｔｏｒｒ、バイアス３００Ｖ、基板温
度３ｏｏ″Ｃである。約２〜３時間後には窒化シリコン
膜６で被覆されていない第１の金属層４０表面には４０
０人の酸化膜（ム１２０５ ’アルミナ）７が成長し、
同じく 第２の非晶質シリコン層３の表面には４００人
の酸化シリコン膜８が成長する。その後第３図ｄに示さ
−れているように窒化シリコン膜６を除去して第１の金
属層４と第２の非晶質シリコン層３を部分的１０ べ−
７ に露出する。そして第３図ｅに示したように第２の金属
、例えばｐｔの選択的被着形成を行なった後、プラズマ
陽極酸化を可能とするだめに基板周辺にまで延長されて
いた第１の金属層を除去または切断して本発明によるダ
イオードが完成する。
燐を大量に含む第１の非晶質シリコン層２は第１の金属
層４と、または第１の金属層４を介して第２の金属層９
に接続されてオーミック電極を形成し、不純物をほとん
ど含まない第２の非晶質シリコン層３は第２の金属層よ
りなる整流電極１ｏに接触していることから第２図すに
示したのとほぼ同じ構造のショットキダイオードが構成
されているのが分る。
層４と、または第１の金属層４を介して第２の金属層９
に接続されてオーミック電極を形成し、不純物をほとん
ど含まない第２の非晶質シリコン層３は第２の金属層よ
りなる整流電極１ｏに接触していることから第２図すに
示したのとほぼ同じ構造のショットキダイオードが構成
されているのが分る。
第４図は本発明によるダイオードの作製と同時に行なわ
れるＭＯＳトランジスタの工程断面図を示し、第３図乙
に相当す゛る工程は当然省略され、第４図ａ −ｄの断
面図で第３図ｂ−ｅと同じ工程が実施される。ＭＯＳト
ランジスタの場合には島・状の第２の非晶質シリコン層
３上に形成された酸化シリコン膜８１がゲート酸化膜を
構成し、またン−ス・ドレイン配線はムｌよりなる第１
の金属層１１．１２またはそれらを介してｐｔよりなる
第２の金属層１３．１４のいずれでもよい。不純物をほ
とんど含まない非晶質シリコンとＡ１とは比較的良好な
オーミック接触を形成するので第４図に示したＭＯＳ）
ランジスタはｐ＋ｎ両チャネル動作が可能である点に特
徴がある。したがって本発明による保護ダイオードの接
続方法はｎチャネルの場合、カソード９はゲート１５に
、またアノード１０はソース１３に、ｐチャネルの場合
、カソード４はソース１１に、またアノード１ｏはゲー
ト１６に接続すると多層配線が簡単となることが分る。
れるＭＯＳトランジスタの工程断面図を示し、第３図乙
に相当す゛る工程は当然省略され、第４図ａ −ｄの断
面図で第３図ｂ−ｅと同じ工程が実施される。ＭＯＳト
ランジスタの場合には島・状の第２の非晶質シリコン層
３上に形成された酸化シリコン膜８１がゲート酸化膜を
構成し、またン−ス・ドレイン配線はムｌよりなる第１
の金属層１１．１２またはそれらを介してｐｔよりなる
第２の金属層１３．１４のいずれでもよい。不純物をほ
とんど含まない非晶質シリコンとＡ１とは比較的良好な
オーミック接触を形成するので第４図に示したＭＯＳ）
ランジスタはｐ＋ｎ両チャネル動作が可能である点に特
徴がある。したがって本発明による保護ダイオードの接
続方法はｎチャネルの場合、カソード９はゲート１５に
、またアノード１０はソース１３に、ｐチャネルの場合
、カソード４はソース１１に、またアノード１ｏはゲー
ト１６に接続すると多層配線が簡単となることが分る。
第５，６図は窒化シリコンを用いずになされるダイオー
ドおよびＭＯＳ トランジスタの工程断面図である。第
６図ａに示しだように第１の金属層４の被着形成後、プ
ラズマ陽極酸化によって第１の金属層４０表面にはアル
ミナ膜７が、また第２の非晶質シリコン層３の表面には
酸化シリコン膜８が形成される。第１の金属層４と第２
の非晶質リコン層の表面にも酸化シリコン膜８が成長す
るが、先述したように第１の非晶質シリコン層は厚く被
着されるので、この領域で第１の非晶質シリコン層が薄
くなっても消失する恐れはない。ついで第５図すに示し
たようにアルミナ膜７と酸化シリコン膜に開口部を設け
て第１の金属層４と第２の非晶質シリコン層３を部分的
に露出する。この時に弗酸系の食刻液でまず酸化シリコ
ン膜を食刻し、ついでＣｒｙ、を含む熱燐酸液でアルミ
ナ膜を食刻すればマスク工程は１回でよい。その後第５
図Ｃに示したように第２の金属による金属配線が選択的
になされて第２の実施例によるダイオードが完成する。
ドおよびＭＯＳ トランジスタの工程断面図である。第
６図ａに示しだように第１の金属層４の被着形成後、プ
ラズマ陽極酸化によって第１の金属層４０表面にはアル
ミナ膜７が、また第２の非晶質シリコン層３の表面には
酸化シリコン膜８が形成される。第１の金属層４と第２
の非晶質リコン層の表面にも酸化シリコン膜８が成長す
るが、先述したように第１の非晶質シリコン層は厚く被
着されるので、この領域で第１の非晶質シリコン層が薄
くなっても消失する恐れはない。ついで第５図すに示し
たようにアルミナ膜７と酸化シリコン膜に開口部を設け
て第１の金属層４と第２の非晶質シリコン層３を部分的
に露出する。この時に弗酸系の食刻液でまず酸化シリコ
ン膜を食刻し、ついでＣｒｙ、を含む熱燐酸液でアルミ
ナ膜を食刻すればマスク工程は１回でよい。その後第５
図Ｃに示したように第２の金属による金属配線が選択的
になされて第２の実施例によるダイオードが完成する。
第６図は対応するＭＯＳ）ランジスタの工程断面図であ
る。
る。
以上述べたようにｎ形の不純物を含む非晶質シリコン層
の堆積工程とマスク工程が各１回増すものの、縦型構造
すなわちダイオード電流が非晶質シリコン層に垂直に流
れるために保護ダイオードの単位面積あたりの電流密度
の大きい、すなわち保護能力の大きいダイオードが得ら
れることが分る。このことはＳＯ８においては横型構造
、すなわちダイオード電流が半導体層に平行に流れるた
めに有効な接合面積を大きくできないことと対比すると
本発明は単結晶シリコンの場合と同様の保護能力を有す
るＭＯＳ）、ランジスタ回路が絶縁性基板上に作製でき
ることを意味し、ゲート絶縁膜を薄くすることによって
キャリアの移動度の小さイ欠点を補ない非晶質シリコン
ＭＯＳトランジスタの集積回路を推進する目的にも合致
するものである。また０ＭＯ８化された非晶質シリコン
ＭＯＳトランジスタ回路にも有効な保護ダイオードであ
ることはすでに述べた通りである。
の堆積工程とマスク工程が各１回増すものの、縦型構造
すなわちダイオード電流が非晶質シリコン層に垂直に流
れるために保護ダイオードの単位面積あたりの電流密度
の大きい、すなわち保護能力の大きいダイオードが得ら
れることが分る。このことはＳＯ８においては横型構造
、すなわちダイオード電流が半導体層に平行に流れるた
めに有効な接合面積を大きくできないことと対比すると
本発明は単結晶シリコンの場合と同様の保護能力を有す
るＭＯＳ）、ランジスタ回路が絶縁性基板上に作製でき
ることを意味し、ゲート絶縁膜を薄くすることによって
キャリアの移動度の小さイ欠点を補ない非晶質シリコン
ＭＯＳトランジスタの集積回路を推進する目的にも合致
するものである。また０ＭＯ８化された非晶質シリコン
ＭＯＳトランジスタ回路にも有効な保護ダイオードであ
ることはすでに述べた通りである。
非晶質シリコン層の被着方法はグロー放電、スパッタ、
ＣｖＤのいずれの方法でもよく、また水素プラズマアニ
ールやレーザアニールなどによって非晶質シリコンが一
部結晶化しても本発明が適用できることは言うまでもな
い。ショットキバリアを形成する金属配線電極はｐｔの
他にもＩｒ 、 Ｐａ。
ＣｖＤのいずれの方法でもよく、また水素プラズマアニ
ールやレーザアニールなどによって非晶質シリコンが一
部結晶化しても本発明が適用できることは言うまでもな
い。ショットキバリアを形成する金属配線電極はｐｔの
他にもＩｒ 、 Ｐａ。
Ｒｈなど多くの金属材料が使用可能である。
第１図ａ、ｂはそれぞれＭＯＳトランジスタと保護ダイ
オードの関係を示す等何回路を、第２図ａ、ｂはそれぞ
れ非晶質シリコンで構成されたダイオードの断面図を、
第３図ａ、ｂ、ｃ、ｄ、ｅおよび第５図ａ、ｂ、ｃは本
発明によるショットキダイオードの工程断面図を示し、
第４図ａ、ｂ。 ｃ、ｄおよび第６図ａ、ｂ、ｃは本発明によるダイオー
ドの作製と同時に得られるＭＯＳ）ランジスタの工程断
面図を示す。 １・・・・・・絶縁性基板、２・・・・・・ｎ形不純物
を含む非晶質シリコン層、３・・・・・・非晶質シリコ
ン層、４・・・・・・第１の金属層（カソード）、６・
・・・・・窒化シリコン膜、６・・・・・・金属電極、
７・・・・・・金属酸化膜、８゜８′・・・・・・酸化
シリコン膜、９・・・・・・カソード電極、１０・・・
・・・アノード電極、１１（１３）、１２（１４）パ°
°・ソース・ドレイン電極、１６°°°・・・ゲート電
極、１０５・・・・・・保護ダイオード、２ｏ１・・・
拳・・ｐｉｎ三層の非晶質シリコン層、２０５！Ｌ・・
・・・・ｎ形不純物を大量に含む非晶質シリコン層、２
０５ｂ・・・・・・不純物をほとんど含まない非晶質シ
リコン層。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 １θ４ 第２図 第３図 １３図 １４図 第４図 第５図
オードの関係を示す等何回路を、第２図ａ、ｂはそれぞ
れ非晶質シリコンで構成されたダイオードの断面図を、
第３図ａ、ｂ、ｃ、ｄ、ｅおよび第５図ａ、ｂ、ｃは本
発明によるショットキダイオードの工程断面図を示し、
第４図ａ、ｂ。 ｃ、ｄおよび第６図ａ、ｂ、ｃは本発明によるダイオー
ドの作製と同時に得られるＭＯＳ）ランジスタの工程断
面図を示す。 １・・・・・・絶縁性基板、２・・・・・・ｎ形不純物
を含む非晶質シリコン層、３・・・・・・非晶質シリコ
ン層、４・・・・・・第１の金属層（カソード）、６・
・・・・・窒化シリコン膜、６・・・・・・金属電極、
７・・・・・・金属酸化膜、８゜８′・・・・・・酸化
シリコン膜、９・・・・・・カソード電極、１０・・・
・・・アノード電極、１１（１３）、１２（１４）パ°
°・ソース・ドレイン電極、１６°°°・・・ゲート電
極、１０５・・・・・・保護ダイオード、２ｏ１・・・
拳・・ｐｉｎ三層の非晶質シリコン層、２０５！Ｌ・・
・・・・ｎ形不純物を大量に含む非晶質シリコン層、２
０５ｂ・・・・・・不純物をほとんど含まない非晶質シ
リコン層。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 １θ４ 第２図 第３図 １３図 １４図 第４図 第５図
Claims (3)
- （１）絶縁性基板上にｎ形不純物を含む第１の非単結晶
シリコン層が選択的に被着形成され、第１の非単結晶シ
リコン層を部分的に含んで第２の非単結晶シリコン層が
選択的に被着形成され、その表面に酸化膜を被着形成さ
れた第１の金属層が第１の非単結晶シリコン層を部分的
に含んで被着形成され、前記酸化膜に形成された開口部
を含んで選択的に被着形成された第２の金属層もしくは
第１の金属層をカノードとし、第２の非単結晶シリコン
層上に選択的に被着形成された第２の金属層をアノード
とすることを特徴とするダイオード。 - （２）絶縁性基板上にｎ形不純物を含む第１の非単結晶
シリコン層を選択的に被着形成する工程と、第１の非単
結晶シリコン層を部分的に含んで第２の非単結晶シリコ
ン層と同じく第１の金属層とを選択的に被着形成する工
程と、その他の第１の非単結晶シリコン層上と第２の非
単結晶シリコン層上および第１の金属層上に窒化シリコ
ン膜を選択的に被着形成する工程と、プラズマ陽極酸化
によって第１の金属層表面に選択的に酸化膜を形成する
工程を含み、窒化シリコン膜の除去後露出した第２の非
単結晶シリコン層上および第１の金属層上に第２の金属
よりなる金属配線を選択的に被着形成することを特徴と
するダイオードの製造方法。 - （３）絶縁性基板上にｎ形不純物を含む第１の非単結晶
シリコン層を選択的に被着形成する工程と、第１の非単
結晶シリコン層を部分的に含んで第２の非単結晶シリコ
ン層と同じく第１の金属層とを選択的に被着形成する工
程と、プラズマ陽極酸化によって第１の金属層表面と第
２の非単結晶シリコン層表面にそれぞれ金属酸化膜と酸
化シリコン膜を形成する工程を含み、金属酸化膜と酸化
シリコン膜に開口部を形成し露出した第１の金属層と第
２の非単結晶シリコン層上に成することを特徴とするダ
イオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106811A JPS587875A (ja) | 1981-07-07 | 1981-07-07 | ダイオ−ドおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56106811A JPS587875A (ja) | 1981-07-07 | 1981-07-07 | ダイオ−ドおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587875A true JPS587875A (ja) | 1983-01-17 |
Family
ID=14443220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56106811A Pending JPS587875A (ja) | 1981-07-07 | 1981-07-07 | ダイオ−ドおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587875A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156424U (ja) * | 1986-03-28 | 1987-10-05 | ||
| JPS63114838A (ja) * | 1986-10-30 | 1988-05-19 | Nitto Kohki Co Ltd | 据付装置 |
-
1981
- 1981-07-07 JP JP56106811A patent/JPS587875A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62156424U (ja) * | 1986-03-28 | 1987-10-05 | ||
| JPS63114838A (ja) * | 1986-10-30 | 1988-05-19 | Nitto Kohki Co Ltd | 据付装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942441A (en) | Thin film semiconductor device and method of manufacturing the same | |
| US4924279A (en) | Thin film transistor | |
| JP2004273614A (ja) | 半導体装置およびその製造方法 | |
| JPH046878A (ja) | 液晶表示素子用薄膜トランジスタの製造方法 | |
| JPH07326756A (ja) | 薄膜トランジスタおよびその製造方法 | |
| EP3480853A1 (en) | Method for manufacturing thin-film transistor and thin-film transistor | |
| JPS6132471A (ja) | 薄膜トランジスタ | |
| US5559045A (en) | Method of fabricating vertical-type double diffused mosfet having a self-aligned field oxide film | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPS587875A (ja) | ダイオ−ドおよびその製造方法 | |
| JPS587871A (ja) | ダイオ−ドおよびその製造方法 | |
| JP2916524B2 (ja) | 薄膜半導体装置 | |
| JPS587873A (ja) | ダイオ−ドおよびその製造方法 | |
| JPH0616556B2 (ja) | 半導体装置 | |
| JP3061907B2 (ja) | 半導体装置及びその製造方法 | |
| JPS587872A (ja) | ダイオ−ドおよびその製造方法 | |
| JPS62111466A (ja) | 半導体装置 | |
| JPS63129658A (ja) | 相補型電界効果トランジスタ | |
| JPS587874A (ja) | ダイオ−ドおよびその製造方法 | |
| JP2563760B2 (ja) | 半導体装置の製造方法 | |
| JPS5825266A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH0243739A (ja) | 薄膜トランジスタ | |
| JPS5968975A (ja) | 半導体装置およびその製造方法 | |
| JPS597231B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS5817680A (ja) | 半導体装置 |