JPS60187150A - 伝送路における誤り計数装置 - Google Patents
伝送路における誤り計数装置Info
- Publication number
- JPS60187150A JPS60187150A JP4369484A JP4369484A JPS60187150A JP S60187150 A JPS60187150 A JP S60187150A JP 4369484 A JP4369484 A JP 4369484A JP 4369484 A JP4369484 A JP 4369484A JP S60187150 A JPS60187150 A JP S60187150A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- signal
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 101100136092 Drosophila melanogaster peng gene Proteins 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は伝送路における誤り計数装置、特に伝送路にお
ける誤り監視に際して誤りパルスを割数することにより
伝送路の誤り状態全監視する誤り計数装置に関する。
ける誤り監視に際して誤りパルスを割数することにより
伝送路の誤り状態全監視する誤り計数装置に関する。
伝送路における畝り計数方式として、一定時間１゛の間
にに個以上の誤りパルスが計数され、該状態がＮ回連続
したとき誤りＷ軸信号を発生する方式がある。ここでＴ
、 ｋ 、 Ｈの値は仮定した伝送路上の誤り発生確
率より導ひかれる。なお、上記誤り計数方式Ｖこおいて
鵬’１’、に、Ｎの値を導ひくだめの４豹が必要である
が、計算法についての祝用は省略する。
にに個以上の誤りパルスが計数され、該状態がＮ回連続
したとき誤りＷ軸信号を発生する方式がある。ここでＴ
、 ｋ 、 Ｈの値は仮定した伝送路上の誤り発生確
率より導ひかれる。なお、上記誤り計数方式Ｖこおいて
鵬’１’、に、Ｎの値を導ひくだめの４豹が必要である
が、計算法についての祝用は省略する。
第１図は促米の誤９ｕ１数方式を示すブロック図である
。トリガパルス発生回路１は一定周期Ｔのトリガパルス
全発生しｉ＋を記一定時間′ｒの信号全供給する。胆す
パルス計数１ｉｊＪ路２は前記トリガパルス発生回路１
よＶ供給される一定時間Ｔの間の誤りパルス２１を計数
し、トリガパルスにより計数内容が消去される。一定時
間Ｔの間Ｋｋ個のＢ＠ツクルスを引数したとき、該誤り
パルス計数回路の出力信号２４は変化し状態を保持する
。Ｎ段シフトレジヌタ回路３けトリガパルス発生回路１
の出力信号２３により前記誤りパルス言１数［ｏ１路２
の消去前の出力状態をシフトし記憶する。論理棺回路４
ＵＮ段シフトレジスタ回路３の各段の出力信号の論理積
を構成しＳ誤ジバルス側数ｌｊｊ回路２で一定時間Ｔの
間にに個の誤りパルスがＮ回連続して計数されると誤り
移報信号２２を送出する。
。トリガパルス発生回路１は一定周期Ｔのトリガパルス
全発生しｉ＋を記一定時間′ｒの信号全供給する。胆す
パルス計数１ｉｊＪ路２は前記トリガパルス発生回路１
よＶ供給される一定時間Ｔの間の誤りパルス２１を計数
し、トリガパルスにより計数内容が消去される。一定時
間Ｔの間Ｋｋ個のＢ＠ツクルスを引数したとき、該誤り
パルス計数回路の出力信号２４は変化し状態を保持する
。Ｎ段シフトレジヌタ回路３けトリガパルス発生回路１
の出力信号２３により前記誤りパルス言１数［ｏ１路２
の消去前の出力状態をシフトし記憶する。論理棺回路４
ＵＮ段シフトレジスタ回路３の各段の出力信号の論理積
を構成しＳ誤ジバルス側数ｌｊｊ回路２で一定時間Ｔの
間にに個の誤りパルスがＮ回連続して計数されると誤り
移報信号２２を送出する。
この！＠り計数方式においては、Ｎ段シフトレジスタ回
路３を有するため、突発的な誤ジにょる誤り警報信号の
送出を防止できるが、Ｎ段シフトレジスタ回路３はトリ
ガパルス発生回路１の一蓋周期Ｔのトリガパルスにより
誤りパルス計数回路２の出力状態をシフトし記憶するた
め、誤り警報信号の送出にＴのＮ倍の時間ケ委する。監
視する伝送路の誤り率を小さくすると、に個の１リパル
スの計数に必要となる一定時間Ｔが長くなり、このため
監視可能な最小誤り率に比較し、十分大きな誤り率の状
Ｍ、＠に変化した場合でも％誤Ｖ管報信号の送出にＴの
Ｎ倍の時間を吸するという欠点があった。
路３を有するため、突発的な誤ジにょる誤り警報信号の
送出を防止できるが、Ｎ段シフトレジスタ回路３はトリ
ガパルス発生回路１の一蓋周期Ｔのトリガパルスにより
誤りパルス計数回路２の出力状態をシフトし記憶するた
め、誤り警報信号の送出にＴのＮ倍の時間ケ委する。監
視する伝送路の誤り率を小さくすると、に個の１リパル
スの計数に必要となる一定時間Ｔが長くなり、このため
監視可能な最小誤り率に比較し、十分大きな誤り率の状
Ｍ、＠に変化した場合でも％誤Ｖ管報信号の送出にＴの
Ｎ倍の時間を吸するという欠点があった。
本発明はこのような欠点を除去するもので、伝送路にお
ける突発的なｌ−Ｑ ｖｖＣよる誤り警報信号の送出全
防止ツーる機能を有し、且つ監視可ｆｒＰな最小誤り率
に比Φり（−十分太きい誤り率の状態に変化したとき、
従来に比べ知ｔ（が間で誤り供・軸信号を送出できる方
式′ｆｒ：１ノド供することにある。
ける突発的なｌ−Ｑ ｖｖＣよる誤り警報信号の送出全
防止ツーる機能を有し、且つ監視可ｆｒＰな最小誤り率
に比Φり（−十分太きい誤り率の状態に変化したとき、
従来に比べ知ｔ（が間で誤り供・軸信号を送出できる方
式′ｆｒ：１ノド供することにある。
本発明によると一定周期でトリガパルス信号を発生し外
部からの制御信号で該制御信号入力時点以前の内容を消
去し初期状態にもどし再び一定周期でトリガパルス信号
の発生を開始するトリガパルス発生回路と、前記外部か
らの制御信号により出力状態が初期状態にもどり前記ト
リガパルス発生回路の出力のトリガパルス信号の間隔よ
り短時間で出力状態が変化し以後再び外部からの制御信
号が入力されるまで出力状態を保持する一定時間送出回
路と、一定数の誤りパルスを計数し一定数を引数した場
合は出力状態が変化し該出力状態を保持し外部からの制
御信号が入力されると初期状態にもどり再び計数を開始
する誤りパルス計数回路と該誤りパルス計数回路の出力
状態を外部からのクロック信号によＶシフトして該誤り
パルス計数１ｊｊｌ路の過去の出力状態全記憶するシフ
トレジスタ回路と、該シフトレジスタ１ｐ１路の各段の
出力信号の論理積を構成し誤りパルス計数回路の出力状
態の変化が連続してあっ／こ場合、誤Ｖハ報信号を送出
する崗理積回゛路と＊ ｔｓｉＪ ＝ａ ｍ 、！：ｌ
パルス計数回路の出力信号と前記一定時間送出回路の出
力信号の論理積を出力する論理私回路と、ｈイ陥理梢ｌ
ｌｌ１路の出力信号と前記トリガパルス発生回路の出力
イ菖号の論理和をｆｉ＃成し該面ト即イ１１の出力信号
紮制ｆｌｌ伯吋として１）１［記トリガパルス兄タ用１
］路と＾ＩＪ西己一定Ｈ−’ｉ ｌ目送出回路とｓｉＪ
ｋ ｇ：’； ’）パルスミｌ数回路に迫出しタロツ
ク信号として１１■記シフトレジスタ回路ＶＣ床出″ｆ
−る論理和回路とを含むことを特徴とツーる伝送路にお
ける誤り計数装置が侑られる。
部からの制御信号で該制御信号入力時点以前の内容を消
去し初期状態にもどし再び一定周期でトリガパルス信号
の発生を開始するトリガパルス発生回路と、前記外部か
らの制御信号により出力状態が初期状態にもどり前記ト
リガパルス発生回路の出力のトリガパルス信号の間隔よ
り短時間で出力状態が変化し以後再び外部からの制御信
号が入力されるまで出力状態を保持する一定時間送出回
路と、一定数の誤りパルスを計数し一定数を引数した場
合は出力状態が変化し該出力状態を保持し外部からの制
御信号が入力されると初期状態にもどり再び計数を開始
する誤りパルス計数回路と該誤りパルス計数回路の出力
状態を外部からのクロック信号によＶシフトして該誤り
パルス計数１ｊｊｌ路の過去の出力状態全記憶するシフ
トレジスタ回路と、該シフトレジスタ１ｐ１路の各段の
出力信号の論理積を構成し誤りパルス計数回路の出力状
態の変化が連続してあっ／こ場合、誤Ｖハ報信号を送出
する崗理積回゛路と＊ ｔｓｉＪ ＝ａ ｍ 、！：ｌ
パルス計数回路の出力信号と前記一定時間送出回路の出
力信号の論理積を出力する論理私回路と、ｈイ陥理梢ｌ
ｌｌ１路の出力信号と前記トリガパルス発生回路の出力
イ菖号の論理和をｆｉ＃成し該面ト即イ１１の出力信号
紮制ｆｌｌ伯吋として１）１［記トリガパルス兄タ用１
］路と＾ＩＪ西己一定Ｈ−’ｉ ｌ目送出回路とｓｉＪ
ｋ ｇ：’； ’）パルスミｌ数回路に迫出しタロツ
ク信号として１１■記シフトレジスタ回路ＶＣ床出″ｆ
−る論理和回路とを含むことを特徴とツーる伝送路にお
ける誤り計数装置が侑られる。
次に本発明について図面を参照にして詳細にｉｔ’４１
明する。第２図は本発明の一実施例を示すグロッり図で
ある。
明する。第２図は本発明の一実施例を示すグロッり図で
ある。
トリガパルス発生回路５は固定周波数発振回路５１と分
周回路５２を備えて、仮定した伝送路の誤り発生確率よ
り導ひかれた監視可能な最小誤り率に対応する時間Ｔに
関する信号を送出するが、時間Ｔ以前に外部から制御信
号１０５が入力され（ると、該信号１０５の入力以前の
分周状態を消去し、初期状態より再び分周を開始する。
周回路５２を備えて、仮定した伝送路の誤り発生確率よ
り導ひかれた監視可能な最小誤り率に対応する時間Ｔに
関する信号を送出するが、時間Ｔ以前に外部から制御信
号１０５が入力され（ると、該信号１０５の入力以前の
分周状態を消去し、初期状態より再び分周を開始する。
一定時間送出回路６はデータ入力が’ Ｈ“レベルにあ
るＤ７リツプフロツプ回路６１を備えて、外部制御信号
により出力全消去し、分周回路５２の出力信号１０４よ
り短周期の出力信号１１０の半周期でデータ入力信号の
１Ｈ“レベル全出力し続ける。
るＤ７リツプフロツプ回路６１を備えて、外部制御信号
により出力全消去し、分周回路５２の出力信号１０４よ
り短周期の出力信号１１０の半周期でデータ入力信号の
１Ｈ“レベル全出力し続ける。
誤りパルス引数回路７は外部制御信号１０５により計数
内容が消去され、再び外部制御信号１０５が入力される
までの間諜りバルス１ ］ ］、 ’（ｆｒ計数しに個
全削数したとき出力信号１０１が′Ｈ“レベルに変化し
状態を保持する。
内容が消去され、再び外部制御信号１０５が入力される
までの間諜りバルス１ ］ ］、 ’（ｆｒ計数しに個
全削数したとき出力信号１０１が′Ｈ“レベルに変化し
状態を保持する。
？
Ｎ段シフトレジスタ回蕗宿クロック信号として外部制御
信号１０５を用い、誤りパルス計数回路７の内容が該制
御信号１０５により消去される前の誤りパルス計数回路
の出力信号１０１をシフトし記憶する。
信号１０５を用い、誤りパルス計数回路７の内容が該制
御信号１０５により消去される前の誤りパルス計数回路
の出力信号１０１をシフトし記憶する。
論理積回路９は前記Ｎ段シフトレジヌタ回路の各段の出
力信号の論理積全構成し、誤りパルス言Ｉ数回路７にて
に個の誤りパルスｋＮ回連続、シて計数したとき誤！ｌ
ｌ青報信号１０９を送出する。
力信号の論理積全構成し、誤りパルス言Ｉ数回路７にて
に個の誤りパルスｋＮ回連続、シて計数したとき誤！ｌ
ｌ青報信号１０９を送出する。
論理積回路１０は一定時間送出回路６の出力信号１０２
と誤りパルス計数回路７の出力信号１０１の論理積全構
成する。
と誤りパルス計数回路７の出力信号１０１の論理積全構
成する。
論理和回路１１は論理積回路１０の出力信号１０３ と
トリガパルス発生回路５の出力信号１０４の論理利金構
成し、該出力信号１０５は計数内容等消去のための外部
制御信号として、トリガパルス発生回路５と、一定時間
送出回路６と、誤ジバルス割数回路７ＶＣ送出され、ク
ロック信号としてＮ段シフトレジスタ回路８に送出され
る。
トリガパルス発生回路５の出力信号１０４の論理利金構
成し、該出力信号１０５は計数内容等消去のための外部
制御信号として、トリガパルス発生回路５と、一定時間
送出回路６と、誤ジバルス割数回路７ＶＣ送出され、ク
ロック信号としてＮ段シフトレジスタ回路８に送出され
る。
次に本実施例の動作について説明する。第３図に伝送路
の誤り発生が監視可能な最小誤り率に比較し十分（で大
きい誤り率の状態に変化したときのタイミングチャート
に示す。なお、Ｎ段シフトレジヌタ回路は本図および第
４図、第５図においては３段とする。
の誤り発生が監視可能な最小誤り率に比較し十分（で大
きい誤り率の状態に変化したときのタイミングチャート
に示す。なお、Ｎ段シフトレジヌタ回路は本図および第
４図、第５図においては３段とする。
誤りパルス計数回路７が一定時間送出回路６から送出さ
れる一定時間ｔ１すなわち出力信号１０２が′Ｌ“レベ
ルにある間に、ｋ個の誤りパルスを計数すると第３図（
ａ）に示すように出力信号１０１は１Ｈ“レベルに変化
し状態を保持する。一定時間送出回路６の出力信号１０
２が分周回路５２から送出されるクロック信号１１０に
より第３図（ｂ）に下すように′Ｈ“ レベルに変化す
ると、論理積回路１０の出力信号１０３は第３図（ｅ）
に示すよう１Ｈ″レベルとな凱従って論理和回路１】の
出力信号１０５は第３図（ｅ）に示すよう１Ｌ“レベル
から１Ｈ“レベルに変化し、線出力信号１０５ＶＣより
誤りパルス割数回路７の出力信号１０１を第３図（ｆ）
Ｋ示すようＮ段シフトレジスタ回ｗｊ８にシフトし、ま
た、分周回路５２と一定時間送出回路６と誤りパルス計
数回路７の内容を消去し、初期状態にもどし、再び計数
を開始し、３回連続すると論理積回路９の出力１０９が
第３図１（１）に示すよう変化する。
れる一定時間ｔ１すなわち出力信号１０２が′Ｌ“レベ
ルにある間に、ｋ個の誤りパルスを計数すると第３図（
ａ）に示すように出力信号１０１は１Ｈ“レベルに変化
し状態を保持する。一定時間送出回路６の出力信号１０
２が分周回路５２から送出されるクロック信号１１０に
より第３図（ｂ）に下すように′Ｈ“ レベルに変化す
ると、論理積回路１０の出力信号１０３は第３図（ｅ）
に示すよう１Ｈ″レベルとな凱従って論理和回路１】の
出力信号１０５は第３図（ｅ）に示すよう１Ｌ“レベル
から１Ｈ“レベルに変化し、線出力信号１０５ＶＣより
誤りパルス割数回路７の出力信号１０１を第３図（ｆ）
Ｋ示すようＮ段シフトレジスタ回ｗｊ８にシフトし、ま
た、分周回路５２と一定時間送出回路６と誤りパルス計
数回路７の内容を消去し、初期状態にもどし、再び計数
を開始し、３回連続すると論理積回路９の出力１０９が
第３図１（１）に示すよう変化する。
次に前記一定時間送出回路６より送出される一定時間ｔ
の間Ｋｋ個の脇りパルヌが入力しない場合のタイミング
チャートを第４図に示す。一定時間送出沖１路６の出力
信号１０２は同図（ｂ）に示すように１Ｌ“レベルから
’Ｈ“レベルに変化する。誤りパルス引数回路７の出力
信号１０１は誤りパルスミｋ個計数すると、同図（ａ）
に示すように−１４／／レベルに変化する。このため、
論理積１９１路１０の出力信号１０３は同図（Ｃ）に示
すよう１ＦＩ“１ノベルになり、また論理和回路１１の
出力信号１０５ｉｌ′ｊ、同図（ｅ）に示すよう１Ｌ“
レベルから“）■“レベルに変化する。前記説明のごと
く、同図（ｆ） （ｇ）（ｈＪに示すよう出力１０１が
Ｎ段シフトレジスタ回路８にシフトし記憶され、また信
号１０５により同時に分周回路５２等の分局内容等を消
去し、川び計数を開始する。従って、少なくともＮＴよ
り短かい時間で誤り警報信号を送出できる。
の間Ｋｋ個の脇りパルヌが入力しない場合のタイミング
チャートを第４図に示す。一定時間送出沖１路６の出力
信号１０２は同図（ｂ）に示すように１Ｌ“レベルから
’Ｈ“レベルに変化する。誤りパルス引数回路７の出力
信号１０１は誤りパルスミｋ個計数すると、同図（ａ）
に示すように−１４／／レベルに変化する。このため、
論理積１９１路１０の出力信号１０３は同図（Ｃ）に示
すよう１ＦＩ“１ノベルになり、また論理和回路１１の
出力信号１０５ｉｌ′ｊ、同図（ｅ）に示すよう１Ｌ“
レベルから“）■“レベルに変化する。前記説明のごと
く、同図（ｆ） （ｇ）（ｈＪに示すよう出力１０１が
Ｎ段シフトレジスタ回路８にシフトし記憶され、また信
号１０５により同時に分周回路５２等の分局内容等を消
去し、川び計数を開始する。従って、少なくともＮＴよ
り短かい時間で誤り警報信号を送出できる。
次Ｋ 市Ｆリパルスがトリガパルス発生回路５よ、り送
出される時間Ｔの間に誤りパルス創゛数回路にに個入力
さハない場合のタイミングチャート全第５図に示す。誤
りパルス計数回路７の出力信号１０１す：に個の市４リ
パルスが入力され方いため、同図（ａ）に７］＜すよう
ｙｃ％ｂ／／レベルにあり、従って同図（Ｑ）に示すよ
うに論理和回路１０の出力信号１０３は’ Ｌ ” ＋
／ベベルある。トリガパルス発生回路５の出力イＳ号１
０４が同図（ｄｌ［示す如（＊ Ｉ、（／／ レベルに
変化′１″ルト、ｆ１５ｉ Ｊ：！４！ ′１Ｉｌｌ
［ｒ’ｌ ｈ’？’ｔ １１ ）出力信号１０５は同図
（ｅＪ Ｋ示す如＜’１１“レベルに変化し、前記説１
１）１と同じＪ、うに出力信号１０１が記憶され分周１
＋−＋、ｌ路■・の日清、がｆｆｉ去され再びｈ１数ケ
開始するが信号１０１Ｊ：’Ｉ、” レベルのためカ１
′報信号は送出しない。
出される時間Ｔの間に誤りパルス創゛数回路にに個入力
さハない場合のタイミングチャート全第５図に示す。誤
りパルス計数回路７の出力信号１０１す：に個の市４リ
パルスが入力され方いため、同図（ａ）に７］＜すよう
ｙｃ％ｂ／／レベルにあり、従って同図（Ｑ）に示すよ
うに論理和回路１０の出力信号１０３は’ Ｌ ” ＋
／ベベルある。トリガパルス発生回路５の出力イＳ号１
０４が同図（ｄｌ［示す如（＊ Ｉ、（／／ レベルに
変化′１″ルト、ｆ１５ｉ Ｊ：！４！ ′１Ｉｌｌ
［ｒ’ｌ ｈ’？’ｔ １１ ）出力信号１０５は同図
（ｅＪ Ｋ示す如＜’１１“レベルに変化し、前記説１
１）１と同じＪ、うに出力信号１０１が記憶され分周１
＋−＋、ｌ路■・の日清、がｆｆｉ去され再びｈ１数ケ
開始するが信号１０１Ｊ：’Ｉ、” レベルのためカ１
′報信号は送出しない。
すなわち、監視する誤り率に対応した時間Ｔと該１）Ｊ
「間゛ｒよＶ短かい一定時間ｔのｎ１測開始が一致し７
た２神類の時間に関する信号全送出する回路全イｌｉｈ
えて、計数開始からｔの間＋′ｉ誤りパルス言１数（回
路で１（個の誤りパルスを割数すると出力が変化し状態
を保持し、計数開始からｔの後に出力するトリガパルス
によりＮ段シフトレジスタ回路にシフトし同時に誤りパ
ルス計数回路等の計数状態全消去し、再び計数を開始す
る。また割数開始からｔの間Ｋｋ個の誤りパルスが入力
しない場合け、割数開始からｔまでの誤りパルス計数回
路の１ｖｌ−数状態全保持し、ｔからＴの間で１（個の
誤りパルスを計数した時点で誤゛クパルス計数回路の出
力状輯ヲＮ段シフトレジヌタ回路にシフトし１回ｕｌ「
に誤りパルス割数回路等の計数状態全消去し、１１］び
言１数を開始する。また計数開始からＴまでＶｃｌ＜個
のＨＣ↓９パルスが入力されないときｒユ、ば１数開始
から１′の後にトリガパルヌ全出力すｉｌジバルス引数
回路の出力状態ｆｆ１Ｎ段シフトレジヌタＩ！ｌ］回路
にシフトし、同時に誤りパルス計数回路等−の削数状態
ヶ消去し再び割数を開始する。
「間゛ｒよＶ短かい一定時間ｔのｎ１測開始が一致し７
た２神類の時間に関する信号全送出する回路全イｌｉｈ
えて、計数開始からｔの間＋′ｉ誤りパルス言１数（回
路で１（個の誤りパルスを割数すると出力が変化し状態
を保持し、計数開始からｔの後に出力するトリガパルス
によりＮ段シフトレジスタ回路にシフトし同時に誤りパ
ルス計数回路等の計数状態全消去し、再び計数を開始す
る。また割数開始からｔの間Ｋｋ個の誤りパルスが入力
しない場合け、割数開始からｔまでの誤りパルス計数回
路の１ｖｌ−数状態全保持し、ｔからＴの間で１（個の
誤りパルスを計数した時点で誤゛クパルス計数回路の出
力状輯ヲＮ段シフトレジヌタ回路にシフトし１回ｕｌ「
に誤りパルス割数回路等の計数状態全消去し、１１］び
言１数を開始する。また計数開始からＴまでＶｃｌ＜個
のＨＣ↓９パルスが入力されないときｒユ、ば１数開始
から１′の後にトリガパルヌ全出力すｉｌジバルス引数
回路の出力状態ｆｆ１Ｎ段シフトレジヌタＩ！ｌ］回路
にシフトし、同時に誤りパルス計数回路等−の削数状態
ヶ消去し再び割数を開始する。
本発明においては突発的な誤Ｖに対する誤り警報信号の
送出全防止する機能を有し、月つ伝送路が監視可能な誤
り率に比較し大きい誤り率の状態に変化したとき従来に
比べ短時間で誤り警報信号音送出できる効果を有する。
送出全防止する機能を有し、月つ伝送路が監視可能な誤
り率に比較し大きい誤り率の状態に変化したとき従来に
比べ短時間で誤り警報信号音送出できる効果を有する。
第１図は従来の誤りＷ致方式を示すブロック図、？Ｐ、
２図は本発明の一実施例を示すブロック図、第３図（ａ
Ｊ〜（ｉ）、第４図（ａｌ〜（ｉ）、第５図（ａ）〜（
ｉ）は上記実施例における各部信号を示すタイミングチ
ャー］・である。 １．５・・・・・川・リガパルス発生回路、２，７・・
・・・・誤りパルス開数１す１路、３，８・・・・・・
Ｎ段シフトレジスタ回路、４，９．１０・・・・・・論
理積回路、６・・・・・・−＝ ′１ｉ−ｔＲ［同送出
回路、１１・・・・・・論理和回路、５１・・・・・・
固＞？４周波数発振回路、５２・・・・・・分周回路、
６１・・・・・ノリツブフロップ回路、２２，１０９・
・・・・・誤り ｋイ）と１番イｉ 勲；、２１，１１
１ ・・・・・・８呉 ９ ノくパルス（Ｍ 号。 ・、ン＼、 代理人 弁理士 内 原 ” パ・ ′−・−”ソ 某１１４ンＩ Ｙｚゾ ３０． −こ−ｔｅｌ 中 狛づし」１８゜ 箔、ダン
２図は本発明の一実施例を示すブロック図、第３図（ａ
Ｊ〜（ｉ）、第４図（ａｌ〜（ｉ）、第５図（ａ）〜（
ｉ）は上記実施例における各部信号を示すタイミングチ
ャー］・である。 １．５・・・・・川・リガパルス発生回路、２，７・・
・・・・誤りパルス開数１す１路、３，８・・・・・・
Ｎ段シフトレジスタ回路、４，９．１０・・・・・・論
理積回路、６・・・・・・−＝ ′１ｉ−ｔＲ［同送出
回路、１１・・・・・・論理和回路、５１・・・・・・
固＞？４周波数発振回路、５２・・・・・・分周回路、
６１・・・・・ノリツブフロップ回路、２２，１０９・
・・・・・誤り ｋイ）と１番イｉ 勲；、２１，１１
１ ・・・・・・８呉 ９ ノくパルス（Ｍ 号。 ・、ン＼、 代理人 弁理士 内 原 ” パ・ ′−・−”ソ 某１１４ンＩ Ｙｚゾ ３０． −こ−ｔｅｌ 中 狛づし」１８゜ 箔、ダン
Claims (1)
- 一定周期でトリガパルス信号を発生し外部からの制御信
号で該制御信号入力時点以前の内容全消去し初期状態に
もどし再び一定周期でトリガパルス信号の発生全開始す
るトリガパルス発生回路と、前記外部からの制御信号に
よＶ出力状態が初期状態にもどジ前記トリガパルス発生
回路の出力のトリガパルス信号の間隔より短時間で出力
状態が変化し以後再び外部からの制御信号が入力される
まで、出力状態を保持する一定時間送出回路と、一定数
の誤りパルスを計数し一定数全計数した場合は出力状態
が変化し該出力状態を保持し外部からの制御信号が入力
されると初期状態にもどり再び引数を開始する誤りバル
ス引数回路と、該誤りパルス計数回路の出力状態を外部
からのクロック信号によりシフトして該誤Ｖパルス計数
回路の過去の出力状態を記憶するシフトレジスタ回路と
、該シフトレジスタ回路の各段の出力信号の論理ｉｔ構
成し誤りパルス計数回路の出力状態の変化が連続してあ
った場合、誤Ｖ警報信号を送出する論理積回路と、前記
誤りパルス計数回路の出力信号と前記一定時間送出回路
の出力信号の論理イλを出力する論理積回路と、該論理
積回路の出力信号と前記トリガパルス発生回路の出力信
号の論理和全構成し該論理和の出力信号を制御信号とし
て前記トリガパルス発生回路と前記一定時間送出回路と
Ｆｉｆ記誤ｖパルス計数回路に送出しクロック信号とし
て前記シフトレジスタ回路に送出する論理和回路とを含
むことを特徴とする伝送路における瞑ｖ泪数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4369484A JPS60187150A (ja) | 1984-03-07 | 1984-03-07 | 伝送路における誤り計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4369484A JPS60187150A (ja) | 1984-03-07 | 1984-03-07 | 伝送路における誤り計数装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60187150A true JPS60187150A (ja) | 1985-09-24 |
| JPH0425740B2 JPH0425740B2 (ja) | 1992-05-01 |
Family
ID=12670935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4369484A Granted JPS60187150A (ja) | 1984-03-07 | 1984-03-07 | 伝送路における誤り計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60187150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172830A (ja) * | 1990-11-07 | 1992-06-19 | Fujitsu Ltd | エラーパルス延伸回路 |
-
1984
- 1984-03-07 JP JP4369484A patent/JPS60187150A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04172830A (ja) * | 1990-11-07 | 1992-06-19 | Fujitsu Ltd | エラーパルス延伸回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425740B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940002717A (ko) | 직렬 인터페이스 모듈 및 방법 | |
| US4985640A (en) | Apparatus for generating computer clock pulses | |
| US5059834A (en) | Circuit device for eliminating noise from an input signal independent of time of arrival of noise or noise width | |
| US5079440A (en) | Apparatus for generating computer clock pulses | |
| US4203030A (en) | Method and structure for detecting recycling of polynomial counters | |
| EP0181665B1 (en) | Method of transmitting information in a digital transmission system | |
| US5734273A (en) | Phase lock detector | |
| US4107916A (en) | Electronic watch having an alarm means | |
| US6662290B2 (en) | Address counter and address counting method | |
| JPS62163411A (ja) | 多相クロック回路 | |
| JPH0425740B2 (ja) | ||
| JPH0420296B2 (ja) | ||
| US4280213A (en) | Quick feeding system for a counter | |
| SU1182669A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| US5483648A (en) | Circuit for determining the arrival times of control signals supplied to microprocessors | |
| SU491128A1 (ru) | Устройство дл считывани информации с датчика | |
| SU743202A1 (ru) | Резервированный трехканальный генератор импульсов | |
| SU1666970A1 (ru) | Дискретное фазосдвигающее устройство | |
| SU824415A1 (ru) | Генератор пачек импульсов | |
| SU1562908A1 (ru) | Умножитель частоты | |
| SU819968A1 (ru) | Делитель частоты следовани импульсовС дРОбНыМ КОэффициЕНТОМ дЕлЕНи | |
| SU1533012A1 (ru) | Устройство дл передачи сигналов начальной синхронизации | |
| RU1809420C (ru) | Генератор тактов и стробов дл устройства программного управлени | |
| SU993460A1 (ru) | Пересчетное устройство | |
| SU930641A1 (ru) | Селектор импульсов по длительности |