JPS6018939A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS6018939A
JPS6018939A JP58126080A JP12608083A JPS6018939A JP S6018939 A JPS6018939 A JP S6018939A JP 58126080 A JP58126080 A JP 58126080A JP 12608083 A JP12608083 A JP 12608083A JP S6018939 A JPS6018939 A JP S6018939A
Authority
JP
Japan
Prior art keywords
header
chip
bolt
section
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58126080A
Other languages
English (en)
Other versions
JPH0522391B2 (ja
Inventor
Tomoo Sakamoto
友男 坂本
Takashi Nakagawa
隆 中川
Hiroyuki Iinuma
飯沼 宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Microcomputer Engineering Ltd
Hitachi Ome Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Microcomputer Engineering Ltd, Hitachi Ome Electronic Co Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP58126080A priority Critical patent/JPS6018939A/ja
Publication of JPS6018939A publication Critical patent/JPS6018939A/ja
Publication of JPH0522391B2 publication Critical patent/JPH0522391B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、レジンパッケージ型半導体装置、特に取付板
(ヒートシンク)にヘッダを直接または絶む板を介して
固定する熱放散性の良好なレジンパッケージ型半導体装
め1に関する。
〔背景技術〕
レジンパッケージ現半導体装置の一つとして、電子材料
、1981年11月号42〜46頁にも記載されている
ように、To−220型のパワートランジスタが知られ
ている。こメトランジスタは、第1図および第2図に示
すように、金属製のヘッダ1の一端がレンジパッケージ
2から突出した栴造となっていて、取伺板(ヒートシン
ク)3への実装にあっては、絶縁体であるマイカ板4を
ヘッダ1と取付板3との間に介在させるとともに、ヘッ
ダ1の取付孔5と取付板3の取付孔6とに挿し込んだボ
ルト7とナツト8との締付けによって固定している。ま
た、ボルト7と取付板3との絶縁化を図るために、F!
縁管(絶縁ワッシャ)9が挿嵌される。なお、レジンパ
ッケージ2からは3本のリード10が突出している。中
央の1本のリード10は内端がヘッダ1に接続され、両
側の2本のリード10の内端は、レジンパッケージ2に
被われたヘッダ1の主面に固定されたチップ(図示せず
)の所定電極とワイヤ(図示せず)を介して接続されて
いる。
一方、実装時の工数低減化の目的で、絶於板および絶縁
管を使用しない構造のパワートランジスタが前記文献に
も紹介されているように開発されている。このトランジ
スタは、リードと樹脂厚み規制部以外は、総てレジンパ
ッケージで被われた構造となっている。
ところで、前記To−220型のトランジスタは、実装
時にボルトを強く締付けると、ヘッダ1ハ変形するが、
レジンパッケージ2はヘッダの変形に追従できず、ヘッ
ダ1とレジンパッケージ2との間に隙間ができて耐湿性
が低下したシ、あるいは変形量が大きくてヘッダ1に固
定されたチップにクラックが入シ、電気特性が劣化した
りしてしまう問題が発生するということが本発明者によ
ってあきらかとされた。
また、前記TO−2”20瀞jランジスタおよびヘッダ
全体をレジンパッケージで被う)・ランジスタは、ヘッ
ダ1の厚さとり一部10の厚さとは相互に異なる。この
結果、ヘッダ1およびリード10が一体となった構造の
リードフレームを用いてトランジスタを製造する場合に
は、リードフレーム素材として部分的に厚さの異なる異
形材料を使用しなければならなくなり、製造コストが高
くなるという問題点も本発明者によってあきらかとされ
た。
〔発明の目的〕
本発明者の目的は、実装時耐湿性低下やチップ。
クラックが発生し葆い構造のレジンノくツケージ型半導
体装置を提供することにある。
本発明の前記外らびにそのほかの目的と新規な特徴は、
本明細会の記述および添付図面からあきらかになるであ
ろう。
〔発明の植接〕
本願において開示される発明のうち代表的なものの植装
を簡単に説明すれば、下記のとおυである。
すなわち、本発明は取付孔を有するヘッダの主面にチッ
プを固定して力る構造の半導体装置であって、チップ/
8S、を被うレジンノ(ソケージはヘッダの主面全域お
よび取付孔の内周面を被い、かつ実装時に取付孔に挿入
されるボルトの締付けによる外力がチップに支障を来た
さないように、チップと取付孔との間のヘッダおよびレ
ジンパッケージ部分に応力集中が生じるような潜を設け
、さらにボルトの頭部はチップから遠いレジンパッケー
ジ部分にのみ接触するようにすることによって、実装時
のボルトの締付は力をヘッダおよびレジンパッケージに
設けた溝で吸収することより、チップ近傍のヘッダとレ
ジンパッケージ部分界面の剥離による耐湿性低下および
チップクラックの防止を達成するものである。
〔実施例〕
第3図は、本発明の一実施例によるトランジスタを示す
斜視図。第4図は、同じく実装状態を示す正面図。第5
図(a) 、 (b)は、同じくトランジスタの組立例
を示す平面図。第6図は、同じく組立に用いるリードフ
レームの断面図である。
この実施例のトランジスタ(レジンパッケージ型半導体
装置)は、第3図に示すように、外観はレジンパッケー
ジ2と、このレジンパッケージ2の一端から突出する3
本のり一部10と、からなっている。寸だ、レジンパッ
ケージ2の取付孔5を有する部分は、一段低くなり、ボ
ルト取付面11を形成している。また、レジンパッケー
ジ20段差部分に沿って活12が設けられている。この
溝12は、前記取付孔5の一部に交差するように設けら
れている。寸だ、前記溝12は、第4図で示すように取
伺版(ヒートシンク)3にマイカ板4を介して重ね合せ
、取付孔に挿し込んだボルト7とこれにC合するナツト
8との締付けによって固定(実装)さノ1.た際、ボル
ト締付けによる応力が、この溝12部分で応力県中によ
って吸収され・テップ13を蚊う主パッケージ部分14
には波及しないような役割を果す。才だ、このトランジ
スタは、下面部分をオフ1成するヘッダ1にも応力県中
を生じさせるように溝15が設けられ、ボルト7の締付
けによるヘッダ1の変形が溝15部分で吸収されチップ
13を固定し牟搭載部分16に波及しないように配広さ
れている。
つぎに、第5図(a) 、 (b)および第6図を参照
しながら、このようなトランジスタの組立について説明
する。
このトランジスタの組立にあっては、第5図(a)およ
び第6図に示すような形状のリードフレーム17を用意
する。リードフレーム17は、熱伝導性の良好なたとえ
ば銅系の金属板をプレスによって所望パターンに打ち抜
くとともに、成形して形成される。すなわち、リードフ
レーム17は第5図(a)に示すように、細長の砕片1
8の一側から枠片18の長手方向に直交する方向に3本
1組のリード10を突出させている。中央のリード10
は途中で一段低く折れ曲υ、コレクタリードとなるとと
もに、他のリード10はエミッタリードおよびベースリ
ードとなっている。中央のリード10の一段低くなった
先端部分は、幅広となってヘッダ1と呼ぶ支持体となっ
ている。このヘッダ1は枠片18側にチップ搭載部分1
6を有するとともに、他端側には取付孔5を有している
。この取付孔5は、後述のレジンモールド時に取付孔5
の内周面部分はレジンモールドされてレジンパッケージ
2で彼われることから、ボルト7を挿入する孔よりも大
きな孔となっている。また、この取付孔5は、円形とは
なっていないが、これはへラダ1の長さをできるだけ短
かくするためであり、特に形状は限定さitない。また
、前記他のリードの先端はヘッダ10周l及部上方に位
置するとともに、屈曲してワイヤ接続部19を形成して
いる。また、各リード10は、ダム片20によって接続
されている。さらに、ヘッダ1には応力り1さ中部を形
成するために7f? 15が設けられている。この溝1
5は、tiq 待時のポル)・7のFl’ltめ付けに
よる応力を応力年中部で吸収して、チップ取付部分には
、応力の波及を低減させる役Cmを果たすために設けら
れるものであり、取付孔5とチップ13との間を断つよ
うな方向に沿って設けられるのが最も望しいが、この実
り例では、ヘッダ10幅員方向に沿って全域に亘って1
本人れることが、従来のTO−220型の外形寸法と同
一とするにはijf、Lいことから、ヘッダ1の側部か
ら取付孔5に亘ってそれぞれ設けられている。
つぎに、第5図(a)に示すように、ヘッダlのチップ
搭載部分16にチップ13を固定するとともに、このチ
ップ130所定電極とエミッタおよびベースとなるリー
ド10のワイヤ接続部19をワイヤ21で接続する。
つぎに、第5図(b)で示すように、ヘッダ1の主面全
体およびワイヤ接続部19等の部分を、レジンモールド
によって封止し、レジンパッケージ2で被う。この際、
ヘッダ1の下面は、レジンパッケージ2から露出するよ
うにモールドされ、かつ取付孔5の中央部分は、ボルト
挿入用として残るようにモールドされる。すなわち、取
伺孔5の内周全域はレジンパッケージ2で被われ、ボル
ト7が取付孔5に挿入された際、ヘッダ1とボルト7と
の絶縁化が図れる。したがって、実装時に従来必要とし
ていた絶縁管は不要となる。また、レジンパッケージ2
は、第3図に示すように、チップ13、ワイヤ21等を
被う主パンケージ部分14と、取付孔5が設けられた補
助パッケージ部分22と、からなシ、補助パッケージ部
分22の上面のボルト取伺面11は主パッケージ部分1
4の上面よりも低く形成されている。これはレジンパッ
ケージ全体が同一高さの面であると、実装時に用いるボ
ルト110頭部が、その!!:まレジンパッケージ上面
から突出し、実装時のスペース効率が悪く永ることを防
止するために採用したオフτ造であって、チップ等を被
う必猥のある主パッケージ部分14よシもボルト7が取
り伺けられる補助パッケージ部分22のボルト取付部1
1を低くすることによって、第4図に示すように、主パ
ッケージ部分14の上面からのボルト突出高さaはボル
ト70頭部の高さbよりも小さくなり、スペース効率が
向上することになる。
まブし、このレジンパッケージ2は、主パッケージ部分
14と補助パッケージ部分22との段差部分に亘って溝
12が設けられている。また、この溝12は、取伺孔5
に交差している。この結果、第4図にも示すように、実
装時には、ボルト70頭部は溝12部分では接触しない
ため、)ルト7の締付は時の締付は力はチップ13から
遠い補助パッケージ部分22のボルト取付面11に加わ
り、チップ13を被う主パッケージ部分14には応力は
加わり難い。また、溝12が設けられたレジンパッケー
ジ部分は、溝12の存在によって応力集中が起き易い応
力真中部を形成しているため、ボルト7の締付けによる
応力は応力集中部で吸収変形し、主パッケージ部分14
には加わり難くなる。
つぎに、レジンモールドが完了した後は、リードフレー
ム17の不要となるダム片20、枠片18を切断除去し
、第5図(b)および第3図で示すようなトランジスタ
を製造する。
〔効果〕
(1)、レジンパッケージは、ヘッダの主面全域に亘っ
て設けられていることから、従来のTO−220型トラ
ンジスタのようなヘッダに部分的にレジンパッケージが
設けられる構造に比較して、外力に対して強く、レジン
パッケージのヘッダの変形の追従性向上およびヘッダと
の密接性向上が図れる。
(2)、実装時のボルトによる締付は力はチップ位置か
ら遠い補助パッケージ部分に加わる構造となっているこ
とから、ヘッダの変形があってもチップ搭載部分での応
力は小さくなる。
(3)、ボルトhl’r刊部分とチップとの間にはチッ
プに加わる応力の低減を図るために、ヘッダおよびレジ
ンパッケージには溝が設けられて応力集中部が形成され
ている。このため、チップ部分に加わる応力はI」・さ
く、チップクラックやヘッダからのレジンパッケージの
fll mlは生じなくなる。
(4)、上記(1)〜(3)によって、ヘッダからのレ
ジンパッケージのitげ)iLが生じないことによる耐
湿性の向上および応力低減によるチップクラックの防止
によって品質か儂れかつ信頼性の高いトランジスタを提
供することができるという相乗効果が得られる。
(5)、上記(1)〜(4)に示すように、実装時ヘッ
ダは変形しひくなることから、ヘッダの厚さを従来の1
.2問程度からリードの厚さとなる07門程度の厚さに
してもレジンパッケージの剥離やチップクラックの発生
は充分防止することができる。したがって、実施例のよ
うにヘッダとリードが同一の厚さで、一体に形成された
薄くて安価なリードフレームを用いてトランジスタを製
造することができるようになり、トランジスタ製造コス
トの低減化が図れる。
(6)、レジンパッケージのボルト取付部は、一段低い
構造となっていることから、実装高さが低くでき、実装
時のスペース効率の向上が図れる。
(7)、ボルトを挿入する取付孔の内周面全域は、絶縁
体であるレジンパッケージで被われているため、ボルト
を直接取付孔に挿入してもヘッダとボルトとの絶縁化が
図れることから、従来実装時に必要としていた取付孔に
挿入していた絶縁管は、工費となシ、部品点数の低減か
ら実装工数の低減化が図れる。 ゛ 以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうま−でもない。
たとえば、前記実施例では、ボルトの取付孔がヘッダの
−JliH部にある例について説明したが、取付孔が細
長のヘッダの両端部にそれぞれ設けられた構造のトラン
ジスタにあっても、ヘッダおよびレジンパッケージ部分
への応力真中部の採用、補助パッケージ部分の採用、取
付孔内周面の絶縁構造の採用は同様に適用でき、前記実
施例と同様の効果を得ることができる。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるトランジスタ製造技
術に適用した場合について説明したが、それに限定され
るものではなく、たとえば、IC等の他の半導体装置に
も適用でき、同様の効果を得ることができる。
【図面の簡単な説明】
第1図は、従来のトランジスタの実装状態を示す平面図
である。 第2図は、従来のトランジスタの実装状態を示す断面図
である。 第3図は、本発明の一集施例によるトランジスタを示す
斜視図である。 第4図は、本発明の一実施例によるトランジスタの実装
状態を示す正面図である。 第5図(a)は、本発明の一実施例によるトランジスタ
の組立に用いるリードフレームの平面図。 第5図(b)は、本発明の一実施例によるトランジスタ
の組立例を示す平面図である。 第6図は、本発明の一実施例によるトランジスタの組立
に用いるリードフレームの断面図である。 1・・・ヘッダ、2・・・レジンパッケージ、3川取付
板(ヒートシンク)、4・・・マイカ板、5,6・・・
取付孔、7・・・ボルト、8・・・ナンド、9・・・絶
縁管(絶縁ワッシャ)、10・・・リード、11・・・
ボルト取付面、12・・・溝、13・・・チップ、14
・・・主パッケージ部分、15・・・溝、16・・・搭
載部分、17・・・、リードフレーム、18・・・枠片
、19・・・ワイヤ接続部、20・・・ダム片、21・
・・ワイヤ、22・・・補助パッケージ部分。 第 1 図 第 3 図

Claims (1)

  1. 【特許請求の範囲】 1、取付孔を有し、かつ主面にチップを固定したヘッダ
    と、前記ヘッダの主面全体および取付孔の内周面を被う
    樹脂封止体と、を有する樹脂封止型半導体装置であって
    、前記取付孔とチップとの間のヘッダおよびまたは樹脂
    封止体には応力集中部が形成されていることをfi−徴
    とする樹脂封止型半導体装置。 2、前記ヘッダとリードの一部は、一体でかつ同一厚さ
    となっていることを特徴とする特許請求の範囲第1項記
    載の樹脂封止型半導体装置。
JP58126080A 1983-07-13 1983-07-13 樹脂封止型半導体装置 Granted JPS6018939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58126080A JPS6018939A (ja) 1983-07-13 1983-07-13 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58126080A JPS6018939A (ja) 1983-07-13 1983-07-13 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS6018939A true JPS6018939A (ja) 1985-01-31
JPH0522391B2 JPH0522391B2 (ja) 1993-03-29

Family

ID=14926110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58126080A Granted JPS6018939A (ja) 1983-07-13 1983-07-13 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS6018939A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234058A (ja) * 1985-04-10 1986-10-18 Hitachi Ltd 半導体装置
JPS63110045U (ja) * 1987-01-09 1988-07-15
JPS6484651A (en) * 1987-09-26 1989-03-29 Toshiba Corp Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5585046A (en) * 1978-12-22 1980-06-26 Hitachi Ltd Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5585046A (en) * 1978-12-22 1980-06-26 Hitachi Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234058A (ja) * 1985-04-10 1986-10-18 Hitachi Ltd 半導体装置
JPS63110045U (ja) * 1987-01-09 1988-07-15
JPS6484651A (en) * 1987-09-26 1989-03-29 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JPH0522391B2 (ja) 1993-03-29

Similar Documents

Publication Publication Date Title
KR930007518B1 (ko) 반도체장치
JP4416140B2 (ja) 樹脂封止型半導体装置
JPS6018939A (ja) 樹脂封止型半導体装置
JPS6180842A (ja) 半導体装置
JP2532826B2 (ja) 樹脂封止型半導体装置の製造方法
JP3871587B2 (ja) 樹脂封止型半導体装置
JPS615529A (ja) 絶縁型半導体装置
JPS5925384B2 (ja) 電子装置
JPH0318741B2 (ja)
JP2006310609A (ja) 半導体装置
JP2713141B2 (ja) 半導体装置
JPS59152653A (ja) レジンパツケ−ジ型半導体装置
JP2512289B2 (ja) 樹脂封止型半導体装置
JP2561470Y2 (ja) 絶縁封止電子部品
JPH0870087A (ja) リードフレーム
JPS6246268Y2 (ja)
JPS6112682Y2 (ja)
JPS6130426B2 (ja)
JPH0666398B2 (ja) 半導体装置の製造方法
JPS6234452Y2 (ja)
JP3732604B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
JPH0693482B2 (ja) 樹脂封止型半導体装置
JPS6018848Y2 (ja) 樹脂モ−ルド型半導体装置用リ−ドフレ−ム
JPS6314466Y2 (ja)
JPH0351977Y2 (ja)