JPS6180842A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6180842A JPS6180842A JP59201747A JP20174784A JPS6180842A JP S6180842 A JPS6180842 A JP S6180842A JP 59201747 A JP59201747 A JP 59201747A JP 20174784 A JP20174784 A JP 20174784A JP S6180842 A JPS6180842 A JP S6180842A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- external connection
- length
- radiating sheet
- longer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/461—Leadframes specially adapted for cooling
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に良好な放熱効果が要求
される大出力電力用トランジスタ、半導体集植回路に用
いて好適なものである。
される大出力電力用トランジスタ、半導体集植回路に用
いて好適なものである。
大出力電力用トランジスタを例に述べると、放熱効果が
良好であるか否かによって出力電力が決定される、と言
っても過言ではない。従って、半導体装置の放熱板につ
いては種々の提案がなされているのであるが、本発明者
等は、出力電力が例えばＩＷ以上にもなる出力用トラン
ジスタの放熱を念頭におき、種々の技術的検討を行ない
、本発明をなすに至った。
良好であるか否かによって出力電力が決定される、と言
っても過言ではない。従って、半導体装置の放熱板につ
いては種々の提案がなされているのであるが、本発明者
等は、出力電力が例えばＩＷ以上にもなる出力用トラン
ジスタの放熱を念頭におき、種々の技術的検討を行ない
、本発明をなすに至った。
なお、特開昭５７−１７７５４８号公報には、上記放熱
板に関する提案がなされている。
板に関する提案がなされている。
本発明の目的は、外部接続端子を利用して放熱効果を良
好に行ない得る半導体装置を提供することにある。
好に行ない得る半導体装置を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明の概要を簡単に述べれば、
下記のとおシである。
下記のとおシである。
すなわち、トランジスタについて述べるとコレクタに接
続される外部接続端子に２個の外部接続端子間の長さ以
上の大赦熱板全形成し、放熱効果を良好にする、という
本発明の目的ヲ迂成するものである。
続される外部接続端子に２個の外部接続端子間の長さ以
上の大赦熱板全形成し、放熱効果を良好にする、という
本発明の目的ヲ迂成するものである。
〔実施例−１〕
次に、第１図〜第３図を参照して本発明をスΔ用した半
導体装置の第１実施例を述べる。なお、本実施例では、
大出力電力トランジスタへの適用例全述べる。
導体装置の第１実施例を述べる。なお、本実施例では、
大出力電力トランジスタへの適用例全述べる。
先ス、第１図についてフレームの構造から述べると、１
はタブであり、その上面に点線で示すような半導体チッ
プ２が設けられる。なお、半導体チップ２は大出力電力
用の場合に点線で示すように大型になるが、小出力電力
用の場合はその形状が小型になる。タブ１はコレクタ端
子３となる外部接続端子と一体であり、２個のコレクタ
端子３には放熱４が一体に形成されている。
はタブであり、その上面に点線で示すような半導体チッ
プ２が設けられる。なお、半導体チップ２は大出力電力
用の場合に点線で示すように大型になるが、小出力電力
用の場合はその形状が小型になる。タブ１はコレクタ端
子３となる外部接続端子と一体であり、２個のコレクタ
端子３には放熱４が一体に形成されている。
ここで注目すべきは、上記放熱板４の大きさであるＯ
すなわち、放熱板４の両側部はコレクタ端子３よりも幅
Ｗだけ大であり、従って２個の端子間の長さ！よりも大
となる。そして、放熱板４が大きくなった分につき、そ
の表面積が大になり、放熱効果が良好になる。
Ｗだけ大であり、従って２個の端子間の長さ！よりも大
となる。そして、放熱板４が大きくなった分につき、そ
の表面積が大になり、放熱効果が良好になる。
なお、５はエミッタ端子となる外部接続端子であり、６
はペースとなる外部接続端子である。
はペースとなる外部接続端子である。
そして、上記外部接続端子３．４．５において、後述す
るパッケージ２１に係合する部分には溝部７．８．９が
形成され、さらにリードフレームには空間部１０が設け
られていることよ）パッケージとなる、レジンの上下の
食いつきを良くし水分の浸入全低減して防湿効果を向上
するようになされている。また、外部接続端子５．６に
形成された切り込み部１１．１２は、外部接続端子５．
６の抜は止め用でちり、半導体チップ２に形成されたポ
ンディングパッド（図示せず）と上記外部接続端子５．
６とは、第２図に示すようにワイヤポンディング１３．
１４によって接続される。
るパッケージ２１に係合する部分には溝部７．８．９が
形成され、さらにリードフレームには空間部１０が設け
られていることよ）パッケージとなる、レジンの上下の
食いつきを良くし水分の浸入全低減して防湿効果を向上
するようになされている。また、外部接続端子５．６に
形成された切り込み部１１．１２は、外部接続端子５．
６の抜は止め用でちり、半導体チップ２に形成されたポ
ンディングパッド（図示せず）と上記外部接続端子５．
６とは、第２図に示すようにワイヤポンディング１３．
１４によって接続される。
そして、Ｍ２図に示す状態からレジン等によってモール
ドされ、第３図に示す如きパッケージ１１の形状になさ
れる。
ドされ、第３図に示す如きパッケージ１１の形状になさ
れる。
上記構造のトランジスタによれば、放熱効果が極めて良
好になり、ＩＷ以上の出力電力が要求される電子回路に
おいても充分使用−することができ する。
好になり、ＩＷ以上の出力電力が要求される電子回路に
おいても充分使用−することができ する。
また、上記溝部７，８．９を設けることにより、外部接
続端子３．５．６を伝わってパッケージ２１内に浸入し
ようとする水分の浸入経路が犬となり、耐湿性を向上さ
せることもできる。
続端子３．５．６を伝わってパッケージ２１内に浸入し
ようとする水分の浸入経路が犬となり、耐湿性を向上さ
せることもできる。
〔実施例−２〕
次に、第４図ａを参照して本発明の第２実施例を述べる
。なお、上記第１実施例と同一部分には同一の符号を付
し、説明の重ｔ５ｔさけるものとするＯ 第４ａ図に示すように、２個の外部接続端子３には個別
に放熱板４ ａ ｒ ４ ｂが設けられ、これらはそれ
ぞれ外側方向に折り曲げられている。放熱板４ａ、４ｂ
は第１図に魚粕Ａの位置で切断され、しかる後に折り曲
げられたものであり、面積の和は上記放熱板４に等しい
。
。なお、上記第１実施例と同一部分には同一の符号を付
し、説明の重ｔ５ｔさけるものとするＯ 第４ａ図に示すように、２個の外部接続端子３には個別
に放熱板４ ａ ｒ ４ ｂが設けられ、これらはそれ
ぞれ外側方向に折り曲げられている。放熱板４ａ、４ｂ
は第１図に魚粕Ａの位置で切断され、しかる後に折り曲
げられたものであり、面積の和は上記放熱板４に等しい
。
第４ｂ図、第４Ｃ図は、第１図に示す放熱板より大きな
放熱板を有する実施例の図を示す。
放熱板を有する実施例の図を示す。
そして、放熱板４ａ、４ｂｅ折り曲げ構造にすることに
より、同一６Ｇ造のトランジスタを隣接して実装する易
合に、放熱板と放熱板の接触、言い換えればコレクタと
コレクタとの不測の接触を防止することができる。
より、同一６Ｇ造のトランジスタを隣接して実装する易
合に、放熱板と放熱板の接触、言い換えればコレクタと
コレクタとの不測の接触を防止することができる。
〔実施例−３〕
次に、本発明の第３実施例を第５図を参照して述べる。
なお、本実施例は、本発明をデュアルインライン型のＩ
ＣＫ適用したものである。
ＣＫ適用したものである。
第５図に示すように、２個の外部接続端子３１について
放熱板３２が形成されている。放熱板３２は、例えばタ
ブ（図示せず）に接続された端子に設けてもよく、或い
は出力回路の如く大電流の流れる端子に設けてもよい。
放熱板３２が形成されている。放熱板３２は、例えばタ
ブ（図示せず）に接続された端子に設けてもよく、或い
は出力回路の如く大電流の流れる端子に設けてもよい。
また、図示の位置に限定されるものではなく、他の位置
に設けてよい。すなわち、大形状の放熱板３２を設ける
ことにより、半導体チップ（図示せず）から発生した熱
を効率よく放熱させることができる。
に設けてよい。すなわち、大形状の放熱板３２を設ける
ことにより、半導体チップ（図示せず）から発生した熱
を効率よく放熱させることができる。
〔効果〕
（１１半導体装置の外部接続端子を利用して大形状の放
熱板を設けることにより、半導体チップの放熱が効率的
に行われるので、大出力電力で半導体装置を駆動するこ
とができる。
熱板を設けることにより、半導体チップの放熱が効率的
に行われるので、大出力電力で半導体装置を駆動するこ
とができる。
（２）外部接続端子に放熱板金設けることによシ、外部
接続端子の機械的強度が増し、外部接続端子の不所望の
変形が低減され、実装時の作業効率が向上する。
接続端子の機械的強度が増し、外部接続端子の不所望の
変形が低減され、実装時の作業効率が向上する。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、第２実施例に示す如き放熱板４ ａ ＊ ４ｂ
をペース、エミッタ用の外部接続端子に設けてもよい。
をペース、エミッタ用の外部接続端子に設けてもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるトランジスタ、Ｉ
Ｃについて説明したが、それに限定されるものではない
。
明をその背景となった利用分野であるトランジスタ、Ｉ
Ｃについて説明したが、それに限定されるものではない
。
例えば、ハイブリッドＩＣに利用することができる。
第１図は本発明の第１実施例を示すトランジスタのフレ
ームの平面図を示し、 第２図は上記フレームと半導体チップとの関係を示す斜
視図を示し、 第３図は上記トランジスタの外観図を示し、第４ａ図、
第４ｂ図、第４ｃｉｋは本発明の第２実施例を示すトラ
ンジスタの外観図を示し、第５図は本発明の第３実施例
を示すデュアルインライン型ＩＣの外観図を示す。 １・・・タブ、２・・・半導体チップ、３，５，６．３
１・・・外部接続端子、４．４ａ＋ ４ｂ＋ ３２・・
・放熱板、第 ２ 図 第 １ 図 甲 第 ３ 図 第 ４４ 図 第 ４ Ｌ 図
第 ４ｃ 図第 Ｄ 図
ームの平面図を示し、 第２図は上記フレームと半導体チップとの関係を示す斜
視図を示し、 第３図は上記トランジスタの外観図を示し、第４ａ図、
第４ｂ図、第４ｃｉｋは本発明の第２実施例を示すトラ
ンジスタの外観図を示し、第５図は本発明の第３実施例
を示すデュアルインライン型ＩＣの外観図を示す。 １・・・タブ、２・・・半導体チップ、３，５，６．３
１・・・外部接続端子、４．４ａ＋ ４ｂ＋ ３２・・
・放熱板、第 ２ 図 第 １ 図 甲 第 ３ 図 第 ４４ 図 第 ４ Ｌ 図
第 ４ｃ 図第 Ｄ 図
Claims (1)
- １、外部接続端子に少なくとも２個の外部接続端子間の
長さ以上の放熱板を形成したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201747A JPH073848B2 (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201747A JPH073848B2 (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6180842A true JPS6180842A (ja) | 1986-04-24 |
| JPH073848B2 JPH073848B2 (ja) | 1995-01-18 |
Family
ID=16446268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201747A Expired - Lifetime JPH073848B2 (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073848B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04225268A (ja) * | 1990-12-26 | 1992-08-14 | Toshiba Corp | 半導体装置 |
| US5518684A (en) * | 1994-03-09 | 1996-05-21 | National Semiconductor Corporation | Method of making a molded lead frame |
| US6297074B1 (en) * | 1990-07-11 | 2001-10-02 | Hitachi, Ltd. | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof |
| JP2009259961A (ja) * | 2008-04-15 | 2009-11-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011139108A (ja) * | 2011-04-14 | 2011-07-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2020120131A (ja) * | 2016-07-26 | 2020-08-06 | 株式会社三社電機製作所 | 半導体素子取付基板 |
| CN111668107A (zh) * | 2012-12-06 | 2020-09-15 | 美格纳半导体有限公司 | 多芯片封装及其制造方法 |
| CN113451243A (zh) * | 2020-03-27 | 2021-09-28 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4816756U (ja) * | 1971-07-06 | 1973-02-24 | ||
| JPS57177548A (en) * | 1981-04-06 | 1982-11-01 | Int Rectifier Corp | Module for semiconductor device |
| JPS58140647U (ja) * | 1982-03-17 | 1983-09-21 | ニチデン機械株式会社 | リ−ドフレ−ム |
-
1984
- 1984-09-28 JP JP59201747A patent/JPH073848B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4816756U (ja) * | 1971-07-06 | 1973-02-24 | ||
| JPS57177548A (en) * | 1981-04-06 | 1982-11-01 | Int Rectifier Corp | Module for semiconductor device |
| JPS58140647U (ja) * | 1982-03-17 | 1983-09-21 | ニチデン機械株式会社 | リ−ドフレ−ム |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297074B1 (en) * | 1990-07-11 | 2001-10-02 | Hitachi, Ltd. | Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof |
| JPH04225268A (ja) * | 1990-12-26 | 1992-08-14 | Toshiba Corp | 半導体装置 |
| US5518684A (en) * | 1994-03-09 | 1996-05-21 | National Semiconductor Corporation | Method of making a molded lead frame |
| JP2009259961A (ja) * | 2008-04-15 | 2009-11-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011139108A (ja) * | 2011-04-14 | 2011-07-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| CN111668107A (zh) * | 2012-12-06 | 2020-09-15 | 美格纳半导体有限公司 | 多芯片封装及其制造方法 |
| US12057377B2 (en) | 2012-12-06 | 2024-08-06 | Magnachip Semiconductor, Ltd. | Multichip packaged semiconductor device |
| JP2020120131A (ja) * | 2016-07-26 | 2020-08-06 | 株式会社三社電機製作所 | 半導体素子取付基板 |
| CN113451243A (zh) * | 2020-03-27 | 2021-09-28 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP2021158229A (ja) * | 2020-03-27 | 2021-10-07 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN113451243B (zh) * | 2020-03-27 | 2025-05-02 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073848B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479327B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4698225B2 (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| JP3243116B2 (ja) | 半導体装置 | |
| US6650004B1 (en) | Semiconductor device | |
| CN107534032B (zh) | 半导体装置 | |
| JP6653199B2 (ja) | 半導体装置 | |
| US5299091A (en) | Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same | |
| JPS6180842A (ja) | 半導体装置 | |
| US20260005108A1 (en) | Semiconductor power module package having lead frame anchored bars | |
| JPS6150387B2 (ja) | ||
| JP3644161B2 (ja) | パワー半導体モジュール | |
| JPH0637217A (ja) | 半導体装置 | |
| JPS6378558A (ja) | 電子装置 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| JP2000049271A (ja) | 半導体装置 | |
| JP5362658B2 (ja) | 半導体装置 | |
| KR102410257B1 (ko) | 양면냉각형 전력반도체 디스크리트 패키지 | |
| JPH10200023A (ja) | 半導体装置 | |
| JP2002134560A (ja) | 半導体装置 | |
| KR200161904Y1 (ko) | 방열판 반도체 패키지 | |
| JP2561470Y2 (ja) | 絶縁封止電子部品 | |
| JPH0395959A (ja) | リードフレーム | |
| JPS58223353A (ja) | 半導体装置 | |
| JPH06268144A (ja) | 半導体集積回路装置 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 |