JPS60189973A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60189973A JPS60189973A JP59045463A JP4546384A JPS60189973A JP S60189973 A JPS60189973 A JP S60189973A JP 59045463 A JP59045463 A JP 59045463A JP 4546384 A JP4546384 A JP 4546384A JP S60189973 A JPS60189973 A JP S60189973A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- gate
- electrode
- fet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の利用分野〕
本発明は、ＧａＡｓＦＥＴの構造に係り、特に、ゲート
先行自己整合プロセスにより作製されたＦＥＴに関する
。
先行自己整合プロセスにより作製されたＦＥＴに関する
。
従来、ゲート先行整合プロセスにより作製されたＧ ａ
Ａ ｓ Ｉ Ｃでは、その構成要素となるＭＥＳＦＥ
Ｔのゲート逆耐圧が低く、かつＳ−０間に電流が流れに
くいという欠点があった。前者は、ゲート金属と、イオ
ン打込み法で形成したソース−ドレイン領域が隣接して
いるためであり、後者は、Ｇ ａ Ａ ｓ表面が受けた
ダメージや汚染のために能動層がおかされることに起因
している。
Ａ ｓ Ｉ Ｃでは、その構成要素となるＭＥＳＦＥ
Ｔのゲート逆耐圧が低く、かつＳ−０間に電流が流れに
くいという欠点があった。前者は、ゲート金属と、イオ
ン打込み法で形成したソース−ドレイン領域が隣接して
いるためであり、後者は、Ｇ ａ Ａ ｓ表面が受けた
ダメージや汚染のために能動層がおかされることに起因
している。
本発明の目的は、ＧａＡｓＦＥＴにおいてスイッチ速度
が速く、かつＳ−０間に十分な電流が流れ、かつゲート
逆耐圧の高い特性を具現することにある。
が速く、かつＳ−０間に十分な電流が流れ、かつゲート
逆耐圧の高い特性を具現することにある。
Ｇ ａ Ａ ｓ Ｆ Ｅ Ｔでゲート逆耐圧を高めるに
は、ゲート金属とソース・ドレイン領域の分離が不可欠
であるが、離しすぎてはスイッチ速度が遅くなってしま
うので、自己整合的に２０００〜５０００Ａの間隙を作
ることが望ましい。一方、ソース・ドレイン間の電流は
十分に確保するには、表面のダメージや汚染をのがれる
ために、能動層を深い位置に作ることが望ましい。ただ
、ＦＥＴのに値を大きく保つためには、ゲート電極金属
が直接能動層に接触している必要がある。そこで、ゲー
ト電極を粗肴する部分のＧ ａ Ａ ｓをあらかじめ所
定の深さだけエツチングして、能動層を露出しておくが
、この工程を取り入れると、従来の自己整合プロセスが
適用できなくなる。そこで、ＧａＡｓエツチング後、エ
ツチングのマスクであった絶縁膜もエツチングし、この
絶縁膜の端面が斜めになることを利用して、この上に被
着するゲート金属にオーバーハングを持たせ、この構造
を利用して、新たな方式による自己盤台プロセスを行な
えるようにした。
は、ゲート金属とソース・ドレイン領域の分離が不可欠
であるが、離しすぎてはスイッチ速度が遅くなってしま
うので、自己整合的に２０００〜５０００Ａの間隙を作
ることが望ましい。一方、ソース・ドレイン間の電流は
十分に確保するには、表面のダメージや汚染をのがれる
ために、能動層を深い位置に作ることが望ましい。ただ
、ＦＥＴのに値を大きく保つためには、ゲート電極金属
が直接能動層に接触している必要がある。そこで、ゲー
ト電極を粗肴する部分のＧ ａ Ａ ｓをあらかじめ所
定の深さだけエツチングして、能動層を露出しておくが
、この工程を取り入れると、従来の自己整合プロセスが
適用できなくなる。そこで、ＧａＡｓエツチング後、エ
ツチングのマスクであった絶縁膜もエツチングし、この
絶縁膜の端面が斜めになることを利用して、この上に被
着するゲート金属にオーバーハングを持たせ、この構造
を利用して、新たな方式による自己盤台プロセスを行な
えるようにした。
以下、本発明の一実施例を第１図及び第２図により説明
する。
する。
第１図は本発明によるＧ ａ Ａ ｓ Ｆ Ｅ Ｔの断
面を示す。ゲート電極４とＳ−Ｄ電極５、及びインプラ
したＳ−Ｄ領域２の間隔６は自己整合により０．５μｍ
以下となっている。またゲー十電極４はイオン打込みし
た能動層３を所定の深さエツチングしたあと形成され、
これがＦＥＴのに値を高める。
面を示す。ゲート電極４とＳ−Ｄ電極５、及びインプラ
したＳ−Ｄ領域２の間隔６は自己整合により０．５μｍ
以下となっている。またゲー十電極４はイオン打込みし
た能動層３を所定の深さエツチングしたあと形成され、
これがＦＥＴのに値を高める。
第２図によりとのＦＥＴの整造方法を説明する。
第２図ａの様に半絶縁性Ｑ ａ Ａ ｓ基板１にイオン
打込みによりｎ型能動層３を形成する。能動層を後の工
程でエツチングするので、ドーズ量及び加速電圧はいず
れも大きくしておく。アニールはしてもしなくても良い
。次にＣＶＤにより５ｉ０２ｔＰＳＧ等の絶縁膜７を３
０００ Ａ以上につけ、ゲート形成のための穴９を開け
る。次にＧ ａ Ａ ｓをウェットエッチし、引きつづ
きＨＦ系のエッチャントで処理すると断面構造は同図す
の様になる。絶縁膜７の端面１０が斜めになっているこ
とが重要である。レジスト８を除去した後、同図Ｃのよ
うにスパッタによりＷ、Ｍｏ、Ｔａ、Ｔ ｉ等の高耐熱
性金属とＳｉの合金１１を被着する。次に同図ｄのよう
にレジスト１２を埋め込み、全体を平坦化したのち、ｅ
に示すようにこのレジストをけずり、先に被着した合金
１１の上面を一部露出させ、ドライエツチングを行なう
と、同図ｆに示す様にＦＥＴのゲート４が形成される。
打込みによりｎ型能動層３を形成する。能動層を後の工
程でエツチングするので、ドーズ量及び加速電圧はいず
れも大きくしておく。アニールはしてもしなくても良い
。次にＣＶＤにより５ｉ０２ｔＰＳＧ等の絶縁膜７を３
０００ Ａ以上につけ、ゲート形成のための穴９を開け
る。次にＧ ａ Ａ ｓをウェットエッチし、引きつづ
きＨＦ系のエッチャントで処理すると断面構造は同図す
の様になる。絶縁膜７の端面１０が斜めになっているこ
とが重要である。レジスト８を除去した後、同図Ｃのよ
うにスパッタによりＷ、Ｍｏ、Ｔａ、Ｔ ｉ等の高耐熱
性金属とＳｉの合金１１を被着する。次に同図ｄのよう
にレジスト１２を埋め込み、全体を平坦化したのち、ｅ
に示すようにこのレジストをけずり、先に被着した合金
１１の上面を一部露出させ、ドライエツチングを行なう
と、同図ｆに示す様にＦＥＴのゲート４が形成される。
先に述べた絶縁膜端面の斜め形状によりこのゲートは端
面にオーパージングを生じる。次に同図ｇのようにイオ
ン打込みによりＦＥＴのＳ−Ｄ領域を形成′する。この
とき、ゲート４がイオン打込みのマスクとなるが、オー
バーハングがあるために、ゲート４とＳ−り領域２の間
に、間隙を生じる。アニールを行った後、同図１１の様
にグー１〜金属４をマスクにＳ−り電極を蒸着により形
成する。このときもオーバーハングのために、ゲート電
極とＳ−Ｄ電極の間に間隙が生じる。
面にオーパージングを生じる。次に同図ｇのようにイオ
ン打込みによりＦＥＴのＳ−Ｄ領域を形成′する。この
とき、ゲート４がイオン打込みのマスクとなるが、オー
バーハングがあるために、ゲート４とＳ−り領域２の間
に、間隙を生じる。アニールを行った後、同図１１の様
にグー１〜金属４をマスクにＳ−り電極を蒸着により形
成する。このときもオーバーハングのために、ゲート電
極とＳ−Ｄ電極の間に間隙が生じる。
次にこの方法で作製したＦＥＴの特性を述べる。
先ず、能動層のイオン打込みはＳｉをドーズ量５ＸＩＯ
１２ｃｍ−”以上、加速電圧９０ＫＶ以上で打ち込む。
１２ｃｍ−”以上、加速電圧９０ＫＶ以上で打ち込む。
ＣＶＤ法による絶縁膜の厚さは、５０００Ａ以−Ｆ、ス
パッタした金属の厚さは４０００Ａ以上である。その結
果、とのＦＥＴで、Ｓ−０間の耐圧ｉｏｖ以上、Ｋ値１
．５以上、スイッチ速度９０ｐｓ以下、Ｖｔｈ＝−１，
ＯＶ、±０．０５ｖであつた。このとき、Ｓ−Ｄ領域の
イオン打込みはＳｔをドーズ量ｌＸｌ０”ｃｍ−’以上
、加速電圧１５０ＫＶ以上で打ち込んだ。
パッタした金属の厚さは４０００Ａ以上である。その結
果、とのＦＥＴで、Ｓ−０間の耐圧ｉｏｖ以上、Ｋ値１
．５以上、スイッチ速度９０ｐｓ以下、Ｖｔｈ＝−１，
ＯＶ、±０．０５ｖであつた。このとき、Ｓ−Ｄ領域の
イオン打込みはＳｔをドーズ量ｌＸｌ０”ｃｍ−’以上
、加速電圧１５０ＫＶ以上で打ち込んだ。
本発明によれば、Ｇ ａ Ａ ｓ Ｆ Ｅ Ｔのゲート
電極とソース及びドレイン電極、さらにゲート電極とソ
ース及びドレイン領域が自己整合的に２０００〜５００
０Ａという小さい距離で正確に分離されているので、ス
イッチング速度が９０ｐｓ以下と非常に速くなる。また
能動層の位置が深いので、Ｇ ａ Ａ ｓ表面のダメー
ジや汚染によって、Ｓ−Ｄ間の電流が減少したり、Ｓ−
０間の耐圧が小さくなる等の問題を生じない。
電極とソース及びドレイン電極、さらにゲート電極とソ
ース及びドレイン領域が自己整合的に２０００〜５００
０Ａという小さい距離で正確に分離されているので、ス
イッチング速度が９０ｐｓ以下と非常に速くなる。また
能動層の位置が深いので、Ｇ ａ Ａ ｓ表面のダメー
ジや汚染によって、Ｓ−Ｄ間の電流が減少したり、Ｓ−
０間の耐圧が小さくなる等の問題を生じない。
第１図は本発明の一実施例になるＦＥＴの断面図、第２
図は本発明の構造を有するＦＥＴの製造工程を示す図で
ある。 １・・・Ｇ ａ Ａ ｓ基板、２・・・イオン打込みに
よって形成したＳ−Ｄ領域、３・・・能動層、４・・・
ゲート電極、５・・・Ｓ−Ｄ電極、６，１３．１６・・
・ゲート電極のオーバーハング、７・・・絶縁膜、８・
・・し、シスト、第 １ 目 舊 ２ 図
図は本発明の構造を有するＦＥＴの製造工程を示す図で
ある。 １・・・Ｇ ａ Ａ ｓ基板、２・・・イオン打込みに
よって形成したＳ−Ｄ領域、３・・・能動層、４・・・
ゲート電極、５・・・Ｓ−Ｄ電極、６，１３．１６・・
・ゲート電極のオーバーハング、７・・・絶縁膜、８・
・・し、シスト、第 １ 目 舊 ２ 図
Claims (1)
- 【特許請求の範囲】 １、ＧａＡｓＦＥＴの構造でゲート電極にＷ。 Ｔｉ、Ｍｏ、Ｔａ等の耐熱性金属とＳｔとの化合物を用
い、該ゲート電極とＧａＡｓ基板との間にオーバーハン
グがあり、該ゲート電極をマスクとしてソース、ドレイ
ン領域へのイオン打込み及びソース、ドレイン電極の蒸
着を行なう際、該オーバーハングによって、該ゲート電
極と該ソース電極及び該ドレイン電極の間に間隙があり
、かつ該ゲート電極と該ソース領域及び該ドレイン電極
の間にも間隙があることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045463A JPS60189973A (ja) | 1984-03-12 | 1984-03-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59045463A JPS60189973A (ja) | 1984-03-12 | 1984-03-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189973A true JPS60189973A (ja) | 1985-09-27 |
Family
ID=12720058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59045463A Pending JPS60189973A (ja) | 1984-03-12 | 1984-03-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189973A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7727243B2 (en) | 2000-06-29 | 2010-06-01 | Concentric Medical., Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US7727242B2 (en) | 2000-06-29 | 2010-06-01 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US7766921B2 (en) | 2000-06-29 | 2010-08-03 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US8105333B2 (en) | 2002-01-22 | 2012-01-31 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US8298257B2 (en) | 2000-06-29 | 2012-10-30 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
-
1984
- 1984-03-12 JP JP59045463A patent/JPS60189973A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7727243B2 (en) | 2000-06-29 | 2010-06-01 | Concentric Medical., Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US7727242B2 (en) | 2000-06-29 | 2010-06-01 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US7766921B2 (en) | 2000-06-29 | 2010-08-03 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US8267940B2 (en) | 2000-06-29 | 2012-09-18 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US8298257B2 (en) | 2000-06-29 | 2012-10-30 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US8409215B2 (en) | 2000-06-29 | 2013-04-02 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US9636125B2 (en) | 2000-06-29 | 2017-05-02 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US10076347B2 (en) | 2000-06-29 | 2018-09-18 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
| US8105333B2 (en) | 2002-01-22 | 2012-01-31 | Concentric Medical, Inc. | Systems, methods and devices for removing obstructions from a blood vessel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510280A (en) | Method of making an asymmetrical MESFET having a single sidewall spacer | |
| EP0238362B1 (en) | Mask-surrogate semiconductor process employing dopant-opaque region | |
| JPS60189973A (ja) | 半導体装置 | |
| JPH0156534B2 (ja) | ||
| JPS63164477A (ja) | 自己整合ゲートを有する電界効果トランジスタの製造方法 | |
| JPS622666A (ja) | 電界効果トランジスタ | |
| US6472274B1 (en) | MOSFET with self-aligned channel edge implant and method | |
| JPH0793318B2 (ja) | 半導体装置の製造方法 | |
| JPS60244075A (ja) | Ｅ／ｄ構成集積回路の製造方法 | |
| JPS61228674A (ja) | 半導体装置及びその製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPS60253277A (ja) | 半導体素子の製造方法 | |
| JPS59113670A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS6145868B2 (ja) | ||
| JPS62193281A (ja) | 半導体装置の製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPH0439772B2 (ja) | ||
| JPS59172776A (ja) | 半導体装置の製造方法 | |
| JPS6290976A (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPS61198785A (ja) | 半導体装置の製造方法 | |
| JPH03250741A (ja) | 半導体装置の製造方法 | |
| JPS6054480A (ja) | ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS60234373A (ja) | 半導体装置の製造方法 | |
| JPH0245937A (ja) | 半導体装置の製造方法 |