JPS60190186A - サ−ボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上のオ・ＩＪ用分野 本発明はビデオテープレコーダのＮＴＳＣ方式とＰＡＬ
方式の切り換えにおけるトラッキングザーボ装置に関す
るものである。

従来例の構成とその問題点 第１図は家庭用ビデオテープレコーダのサーボシステム
の再生時における代表的なブロックダイアグラムを示し
たものである。第１図において、１は映像信号の録再用
ヘッドが取り付けられた回転シリンダを駆動するシリン
ダモータであり、前記回転シリンダにはその回転速度に
依存した周波数の交流信号を発生する周波数発電＠２と
、１回転あたり１回の位置検出信号を発生する位置検出
器３が連結されている。

前記周波数発電機２の出力信号は周波数発電信号（以下
、ＦＧ倍信号称す）増幅器４によって増幅ならびに波形
整形され、その出力は分周器６およびコントローラ６に
供給され、前記位置検出器３の出力は位相検出信号（以
下、ＰＧ倍信号称す）増幅器７によって増幅ならびに波
形整形され、その出力はリセット信号として前記分周器
６と２分の１０分周器８に供給されている。

丑だ、りＯツク発生器９の出力信号は分周器１０に供給
され、前記分局器１０の出力信号はシリンダ位相系カウ
ンタ１１、シリン夛速度系カウンタ１２、キャブズタン
位相系カウンタ３２（後述）、キャプスタン速度系カウ
ンタ２８（後述）にそれぞれクロック信号として供給き
れている。

前記シリンダ位相系カウンタ１１のビット数は１６ビツ
ト構成になって訃り、１６ビツトのシリンダ位相系リー
ドオンリーメモリ（以下、ＲＯＭと称す）１３からプリ
セットデータが供給され、その出力はデコーダ１４と１
０ビットのラッチ１６に供給され〔前記ラッチ１５には
１６ビツトの出力データのうち最下位ビット（以下、Ｌ
ＳＢと称す）を含む下位１０ビツトのデータが供給され
ている。〕、前記デコーダ１４の出力はプリセット信号
として前記シリンダ位相系カウンタ１１と遅延回路１６
に供給され、前記ラッチｊ５の出力データは１０ビツト
のディジタル−アナログコンバータ（以下、Ｄ−Ａコン
バータと称す）１７に供給されている。

丑た、前記分周器８の出力はロード信号として前記ラッ
チ１５に供給され、前記コントローラ６の第１の出力は
ロード信号として８ビットのラッチ１８に供給され、同
第２の出力はグリセ１１１ｇ号として前記シリンダ速度
系カウンタ１２に供給されている。

前記シリンダ速度系カウンタば１２ビツト構成になって
分り、１２ビツトのシリンダ速度系ＲＯＭ１９からプリ
セットデータが供給され、その出力データのうち、ＬＳ
Ｂを含む下位８ビツトのデータが前記ラッチ１８に供給
され、前記ランチ１８の出力データは８ビツトのＤ−Ａ
コンバータ２０に供給されている。

づらに、前記Ｄ−Ａコンバータ１７と前記Ｄ−Ａコンバ
ータ２０の出力は合成回路２１によって合成され、前記
合成回路２１の出力信号がシリンダモータ駆動回路２２
に供給されている。

一方、磁気テープを走行させるためのキャプスタンモー
タ２３には周波数発電機２４が連結され、前記周波数発
電機２４の出力信号はＦＧ信号増幅器２５によって増幅
ならびに波形整形されたのちコントローラ２６に供給さ
れ、前記コントローラ２６の第１の出力（ハロード信号
として８ビツトのラッチ２７に供給され、同第２の出力
はプリセット信号として１０ビツトのキャプスタン速度
系カウンタ２８に供給されている。

捷た、磁気テープに一定間隔で記録はれたコントロール
信号を再生するコントロールヘッド２９の出力信号はコ
ントロール信号増幅器３０によりて増幅ならびに波形整
形されたのち、ロード信号として１０ビツトのラッチ３
１に供給されている。

ＭｊＪ　記キャブズクン速度系カウンタ２８と、１５ビ
ットのキャブズタン位相系カウンタ３２には前記分周器
１０からそれぞれクロック信号が供給されている。

前記キャブズタン位相系カウンタ３２には１５ビツトの
キャブズタン位相系ＲＯＭ３５からプリセットデータが
供給されるとともに前記遅延回路１６からプリセット信
号が供給され、その出力データのうち、ＬＳＢ″ｆｆ：
含む下位１０ビツトのデータが前記ラッチ３１に供給さ
れ、前記ランチ３１の出力データは１０ビツトのＤ−Ａ
コンバーク３３に供給されている。

前記キャプスタン速度系カウンタ２８には１０ビツトの
ギヤブスタン速度系Ｒ９Ｍ３４からプリセットデータが
供給され、その出力データのうちＬＳＢ−ｉ含む下位８
ビツトのデータが前記ラッチ２７に供給され、前記う長
チ２７の出力データは８ビツトのＤ−Ａコンバータ３６
に供給これてぃネら（Ｉて、前記Ｄ−Ａコンバータ３３
と前記り−Ａコンバーク３６の出力は合成回路３７によ
って合成され、前記合成回路３７の出力信号がキャプス
タンモーフ駆動回路３８に供給されている。

」た、ＮＴＳＧ／ＰＡＬ切り換え回路３９の出力（ｒ、
Ｌｌ、シリンダ位相系ＲＯＭ１３、シリンダ速度系ＲＯ
Ｍ１９．キャブズタン位相系ＲＯＭ３５、キャプスタン
速度系ＲＯＭ３４、デコーダ１４に供給されている。

第１図において、シリンダモータ１に連結された周波数
発電機２は１回転あたり６ザイクルの交流１８号を発生
ずるものとし、分周器６は３分の１の分周動作全行ない
、分周器８は２分の１０分周動作を行なうものとする。

従ってＮＴＳＧ仕様においてはシリンダモータ１の基準
周波数ば１８００ｒｐｍであり、このとき前記周波数発
電機２の出力周波数は１ａｏｌｌｚで、位置検出器３の
出力周波数は３０１１２となる。また、ＰＡＬ仕様にお
いてはシリンダモータ１の基準周波数は１５００　ｒｐ
ｍ　であり、このときｔ３ｉＪ記周波数発電機２の出力
周波数は１５０１１ｚで、位置検出器３の出力周波数は
２５１１ｚとなる。

また、シリンダ位相系カウンタ１１には一定周波数のク
ロックイ３号が供給され、所定のカウント値になったと
きにデコーダ１４が出力パルスを発生するから、前８己
デコーダ１４の出力がシリンダ位相系の基準位相信号と
なるとともに、ｌ・ラソギング調整のための遅延回路１
６ｆ：経てキャブズタン位相系の基準位相信号となる。

さらに、コントロールへノド２９からは磁気テープの走
行位相に依存したコントロール占生信号がイ；Ｉられる
から、コントロール信号増幅器３０の出力信号がキャブ
ズタン位相系の走行位４（，１信号となる。

一方、ＦＧ信号増幅器４からは回転シリンダ゛の回転速
度信号が得られ、ＦＣ４蕗号ｊ￥１幅器２５からはキャ
プスタンの回転速度信号が得られる。

コントローラ６は前記ＦＧ信号増幅器４の出力信号のリ
ーディングエツジにおいて、まず、シリンダ速度系カウ
ンタ１２のカウント値をラッチ１８に取り込むロード信
号を発生し、続いて前記シリンダ速度系カウンタ１２の
プリセット信号全発生する。

壕だ、キャプスタン速度系のコントローラ２６の動作も
前記コントローラ６の動作と同じである。

したがって、シリンダ位相系のラッチ１５にはシリンダ
系の回転位相信号と基準位相信号の位相差の計測結果が
保持され、シリンダ速度系のラッチ１８には回転速度信
号の周期の計測結果が保持これ、同様にキャブズタン位
相系のラッチ３１にはキャプスタン系の位相差の計測結
果が保持されキャプスタン速度系のう・フチ２了にはキ
ャプスタンの回転速度信号の周期の計測結果が保持きれ
る。

なお、これらの動作のもっと詳しい説明は日本国特公昭
６３−１９７４５号公報あるいは米国特許第３８３６７
５６号明ａＩ書でなばれているのでここでは省略する。

前記ラッチ１６の出力（シリンダ位相系カウンタ１１の
絹′ｉｎ１［出力）はＤ−人コンバータ１７によって直
流電圧に変換され、前記ラッチ１８（シリンダ速度系カ
ウンタ１２の計測出力）はＤ−Ａコンバータ２Ｑによっ
て直流電圧に変換きれ、これらの直流電圧は合成回路２
１によって合成されてシリンダ系の誤差出力信号が作り
出され、その誤差出力信号によってシリンダモータ駆動
回路２２を介してシリンダモータ１が駆動される。

捷だ、前記ラッチ３１の出力（キャブズタン位相系カウ
ンタ３２の計測出力）はＤ−Ａコンバータ３３によって
直流電圧に変換され、前記ラッチ２７（キャプスタン速
度系カウンタ２８の計測出力１ｊ：Ｄ−Ａコンバータ３
６によって直流電ｊ土に変換され、これらの直流電圧に
：合成回路３７によって合成されてキャプスタン系の誤
差出力信−づが作り出され、その誤差出力信号によって
キャプスタンモーフ駆動回路３８を介してキャプスタン
モータ２３が駆動される。

第２図は第１図のブロックダイアグラムのシリンダ位相
系とキャブズタン位相系のＮＴＳＧモードでのトラッキ
ングの状態を示すタイムチャートである。第２図におい
て、１ａはシリンダ位相系カウンタ１１の出力を、１ｂ
ｆｉ分周器８の出力を、１ｃは遅延回路１６の出力を、
１ｄはキャブズタン位相系カウンタ３２の出力を、１ｅ
はコントロール信号増幅器３０の出力をそれぞれ表わし
ている。時刻ｔ１にデコーダ１４より出力された第１の
基準位相信号により、シリンダ位相系カウンタ１１がプ
リセットされるとともに遅延回路１６がトリガきれる。

遅延回路１６の遅延時間ばＮＴＳＣモードの基準位相信
号の１周期の２分の１に相当する１　６．７　ｍ５ｅｃ
に設定されている。（ここで遅延時間を微調整する可変
抵抗の値は中心値に設５’ｌｌされているものとする。

）遅延回路１６は時刻ｔ１にトリガされ、設定された遅
延時間経過後の時刻ｔ２にキャブズタン位相系カウンタ
３２のプリセット信号を出力するり シリンダ位相系はシリンダモータ１の回転位相信号であ
る分周器８の出力の立下りエツジがシリンダ位相系カウ
ンタ１１の出力の傾斜区間の中心（時刻ｔ２の状態）に
なるようにシリンダモータ１を制御する。

キャブズタン位相系はテープの走行位相信号であるコン
トロール信号増幅器３０の出力の立上りエツジがキャブ
ズタン位相系カウンタ３２の出力の傾斜区間の中心（時
刻ｔ３の状態）になるようにキャプスタンモータ２を制
御する。

従って、シリンダの回転位相信号とテープの走行位相信
号の位相差が一定になるように制御烙れるため、トラッ
キングをとることができる。

寸だ、ＰＡＬモードにおいても同様になるが、遅延回路
１６の遅延時間はＰＡＬモードの基準位相信号の周期が
４　ｏｍｓｅｃ　′Ｔ：あるため、その２分の１の２０
ｍ５ｅｃに設定される。ここで遅延時間をおのおののモ
ードの基準位相信号の１周期の２分の１に設定している
のは、トラッキングをとるときの遅延時間の可変範囲を
広くするためである。

しかしながら、以上のようなＮＴＳＣ／ＰＡＬ両用機に
ふ・いて、遅延回路１６の遅延時間がＮＴＳＣとＰＡＬ
のモードにより１６．７ｍ８ｅｃと２０ｍ　ｓ　ｅ　ｃ
とに異なるため、遅延回路１６の遅延時間を決めている
コンデンサと可変抵抗の大きさを変えたり、おるいは可
変抵抗の抵抗値を調整したりすることが必要となり、ビ
デオテープレコーダ製造上、工程あるいは部品点数の増
力口を招き好ましくない。

発明の目的 本発明の目的は、基準位相信号の周期が異なるモードに
おいてトラッキングをとるため遅延回路の遅延時間を変
えなければならないサーボ装置において、第１の基準位
相信号と第２の基準位相信号の位相差を、遅延回路の遅
延時間を決めるコンデンサや可変抵抗の値を変えること
なく所望の値に設定することを可能とするサーボ装置を
提供することである。

発明の構成 本発明のサーボ装置は、第１の回転体の回転位相信号と
第１の基準位相信号との位相差を計測する第１の位相誤
差検出カウンタと、前記第１の回転体の回転速度信号の
繰シ返し周期を計測する第１の速度誤差検出カウンタと
、前記第１の位相誤差検出カウンタの出力と前記第１の
速度誤差検出カウンタの出力を合成して誤差出力信号を
作り、前記第１の回転体の回転速度ならびに回転位相を
一定に制御する第１の制御手段と、前記第１の位相誤差
検出カウンタの出力より前記第１の基準位相信号と位相
差をもった遅延回路トリガ信号を作り、前記第１の基準
位相信号と前記遅延回路トリガ信号の位相差を切り換え
る位相差切り換え手段と、前記遅延回路トリガ信号によ
り動作が１５１］始する遅延回路の出力を第２の基準位
相信号とし、前記第１の回転体に同期して回転する第２
の回転体の回転位相信号と前記第２の基準位相信号の位
相差を網側する第２の位相誤差検出カウンタと前記第２
の回転体の回転速度信号の繰り返し周期を網側する第２
の速度誤差検出カウンタと、前記第２の位相誤差検出カ
ウンタの出力と前記第２の速度誤差検出カウンタの出力
を合成して誤差出力信号全作り、前記第２の回転体の回
転速度ならびに回転位相を一定に制御する第２の制御手
段を備えたこと全特徴とするものである。

実施例の説明 以下、本発明の実施例について、図面を参照しながら説
明する。

第３図は本発明の一実施例におけるサーボシステムのブ
ロックダイアグラムであり、第３図において第１図と同
一のブロックは、同一図番にて示しその説明は省略する
。

第３図のシステムにおいて、第１図のそれと異なる点は
、従来システムでは遅延回路１６にシリンダ位相系カウ
ンタ・１１の出力をデコードするデコーダ１４の出力が
供給されているが、本システムではシリンダ位相系カウ
ンタの出力が遅延時間補１１−回路４０に入力され、前
記遅延時間補正回路４０の出力が遅延回路１６に供給さ
れるようにするとともに、前記遅延時間補正回路４０に
ＮＴＳＧ／ＰＡＬ切り換え回路３９の出力を入力したこ
とである。

第３図において、遅延時間補正回路４０はシリンダ位相
系カウンタ１１の出力音デコードするデコーダと、前記
デコーン゛の出力ｉＮ　Ｔ　Ｓ　ＣとＰＡＬのモードで
切り換える回路から構成されている。

以上のように構成された本実施例のサーボ装置について
以下その動作を説明する。まず、ＮＴＳＣモードの場合
について説明する０第４図はＮＴＳＣモー１゛でのトラ
ッキングの状態を示すタイムチャートである。第４図に
おいて、１８〜１ｅは第２図と同じ信号を表わす。１ｆ
は遅延時間補正回路４０の出力全表わしている。本実施
例では遅延回路１６の遅延時間はＮＴＳＣモードの１６
．７ｍ　ｓ　ｅ　ｃに設定されている。

時刻ｔ１にデコーダ１４より出力された＄１の基準位相
信号により、シリンダ位相系カウンタ１１がプリセット
されるとともに、遅延時間補正回路４０より遅延回路１
６をトリガする信号が出力され、遅延回路１６が動作を
開始する。遅延回路１６は設定された遅延時間（・ここ
ではＮＴＳＣモードの１６．７ｍ５ｅｃ　）経過した時
刻ｔ２にキャブズタン位相系カウンタ３２のプリセツＨ
ｍ号を出力する。従って、ＮＴＳＧモードにおいては遅
延回路１６をトリガする信号がデコーダ１４の出力から
遅延時間補正回路４０の出力に変わっているが出力され
る時刻は同じであり、また遅延回路１６の遅延時間もＮ
ＴＳＣモードの１６．７　ｍＢｅｃであるので、キャブ
ズタン位相系カウンタ３２は第２図のタイムチャートと
同じ時刻ｔ２にプリセットされる。よって、シリンダ位
相系とキャブズタン位相系の位相関係は第２図と同じに
なる。

次に、ＰＡＬモードの場合について説明する。

第６図は本実施例に２けるＰＡＬモードでのトラッキン
グの状態を示すタイムチャートである。

第５図に分いて、２ａはシリンダ位相系カウンタ１１の
出力を、２ｂは分周器８の出力音、２Ｃは遅延回路１６
の出力を、２ｄはキャブズタン位相系カウンタの出力を
、２ｅはコントロール信号増幅器３ｏの出力を一２ｆは
遅延時間補正回路４０の出力をそれぞれ表している。こ
こで遅延回路１６の遅延時間はＮＴＳＣ；モードの１６
，７ｍ５ｅｃに設定されている。従って遅延回路１６の
遅延時間ｉＩ′１ＰＡＬモードの標準の遅延時間２０．
０ｍ５ｅｃより３．３ｍ５ｅｃ短くなっている。

時刻ｔ１にデコーダ１４より出力された第１の基準位相
信号により、シリンダ位相系カウンタ１１がプリセット
される。遅延時間補正回路４０は、シリンダ位相系カウ
ンタ１１の出力より１時刻ｔ、から遅延回路１６の遅延
時間が短くなった時間（３，３ｍ５ｅｃ　）遅れた時刻
ｔ２に遅延回路１６をトリガする信号を出力する。遅延
回路１６は設定された遅延時間（１６，７ｍ５ｅｃ　）
経過後の時刻ｔ３［キャブズタン位相系カウンタ３２の
プリセット信号を出力する。従って時刻ｔ、から時刻ｔ
３までの時間間隔は遅延時間補正回路４０による補正時
間（３，３ｍ５ｅｃ　）と遅延回路１６の遅延時間（１
６，７ｍ５ｅｃ）の和になり、台網の遅延時間は正規の
遅延時間２０．０　ｍ５ｅｃと同じになる。

よって、キャブズタン位相系カウンタのプリセット信号
が出力される時刻は、遅延回路１６のコンデンサや抵抗
を変えて遅延時間１ＰＡＬモードの遅延時間である２　
０　ｍ５ｅｃに設定した場合と、遅延時間補正回路４０
０回路を追加し、遅延回路１６の遅延時間を調整しない
場合と同じになる。

シリンダ位相系はノリンダモータ１の回転位相信号であ
る分周器８の出力の立下りエツジがシリンダ位相系カウ
ンタ１１の出力の傾斜区間の中心（時刻ｔ３の状態）に
なるようにシリンダモータ１を制御する〇 キャブズタン位相系はテープの走行位相信号であるコン
トロール信号増幅器３０の出力の立上りエツジがキャブ
ズタン位相系カウンタ３２の出力の傾斜区間の中心（時
刻ｔ４の状態）になるようにキャプスタンモータ２を制
御する。

従って、本実施例においても従来例と同じように、シリ
ンダの回転位相信号とテープの走行位相信号の位相差が
一定になるように制御され、トラフキングをとることが
できる。

以上のように本実施例によれは、遅延時間を補正する遅
延時間補正回路４ｏを設けたことにより、遅延回路１６
の遅延時間を変更することなく。

ＮＴＳＣ／ＰＡＬ両モードでの第１の基準位相信号と第
２の基準位相信号の位相差をおのおの基準糸相信号の周
期の２分の１に設定することがてきる。

従って、モードが変わっても遅延回路１６の遅延時間を
変えるコンデンサや可変抵抗の値を変える必要がない。

このことは製造上、調整箇所を少なくするとともに、部
品点数の削減にもなる。

遅延時間補正回路４０の追加は、回路規模の増大になる
か、通常遅延時間補正回路４０は他の回路（ここではシ
リンダ位相系・速度系、キャブズタン位相系・速度系４
チヤンネル分の各カウンタ、各ラッチ、各Ｄ−Ａ変換器
、各ＲＯＭなどからなる回路）に比べてほんのわずかの
部分であり、他の回路を含めて集積回路化する場合、遅
延時間補ｌ−回路４ｏの追加によるチップ面積の増加は
ほとんど問題にならない。チップ面オノｉのわずかの増
加より、遅延時間の調整、あるいは部品点数の増加の方
がコスト高を招き好１しくない。

発明の効果 以上の説明から明らかなように、本発明はシリンダモー
タのような回転体の回転位相信号と基糸位相信号との位
相差を計測する位相誤差検出力ウノタ（前述の実施例に
おけるシリンダ位相系カウンタ１１に相当）と前記回転
体の回転速度信号の繰り返し周期を計測する速度誤差検
出カウンタ（前述の実施例におけるシリンダ速度系カウ
ンタ１２に相当）と、前記位相誤差検出カウンタの出力
と前記速度誤差検出カウンタの出力を合成して誤差出力
信号を作り、前記回転体の回転速度ならびに位相全一定
に制御する制御手段（前述の実施例におけるラッチ１５
および１８、Ｄ−Ａコンバータ１７および２０、合成回
路２１、シリンダモータ駆動回路２２を含む制御系に相
当）と、前記位相誤差検出カウンタの出力より基準位相
イキ号と位相差のある遅延回路トリガが信号を作り、前
記基準位相信号と前記遅延回路トリガ信号の位相差を切
り換える位相差切り換え手段（前述の実施例における遅
延時間補正回路４ｏに相当）と、前記遅延回路トリガ信
号により動作が開始する遅延回路の出力を第２の基準位
相信号とし、前記回転体に同期して回転する第２の回転
体（前述の実施例におけるキャプスタンモータ２３に相
当）と、回転位相信号と第２の基準位相信号との位相差
を計測する第２の位相誤差検出カウンタ（前述の実施例
におけるキャブズタン位相系カウンタ３２［相当）と前
記第２の回転体の回転速度信号の繰り返し周期を４測す
る第２の速度誤差検出カウンタ（前述の実施例における
キャプスタン速度系カウンタ２８に相当）と、前記第２
の位相誤差検出カウンタの出力と前記第２の速度誤差検
出カウンタの出力を合成して誤差出力信号全作り、前記
第２の回転体の回転速度ならびに位相を一定に制御する
第２の制御手段（前述の実施例にかけるラッチ３１およ
び２７、Ｄ−Ａコンバータ３３および３６、合成回路３
了、キャプスタンモータ駆動回路３８を含む制御系に相
当）全具備しているので、基環。

位相信号の周期が変わったときも、遅延回路のコンデン
サや可変抵抗を変えることなく、１だ可変抵抗の値を調
整することなく第１の基準位相信号と第２の基準位相信
号の位相差を所望の値（前述の実施例では基準位相信号
の２分の１の周１υ］）に設定できるという優れた効果
が得られる。

【図面の簡単な説明】

第１図は従来のザーボ装置のブロックダイアグラム、第
２図は第１図のブロックダイアグラムの動作企説明する
ためのタイムチャート、第３図は本発明の一実施例に係
るザーボ装置のブロックダイアグラム、第４回分よび第
５図は第３図のブロックダイアグラムの動作を説明する
ためのタイムチャートである。 １１・・・・・・シリンダ位相系カウンタ、１４・・・
・・デコーダ、１６・・・・・・遅延回路、４ｏ・・・
・・・遅延時間補正回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名区　
回 転　賊 〜　ｃ＋Ｊ　へ　〜　〜　ぐ４

Claims (1)

【特許請求の範囲】
1. 第１の回転体の回転位相信号と第１の基準位相信号との
   位相差を計測する第１の位相誤差検出カウンタと、前記
   第１の回転体の回転速度信号の繰り返し周期を計測する
   第１の速度誤差検出カウンタと、前記第１の位相誤差検
   出カウンタの出力と前記第１の速度誤差検出カウンタの
   出力を合成して誤差出力信号を作り、前記第１の回転体
   の回転速度ならびに回転位相を一定に制御する第１の制
   御手段と、前記第１の位相誤差検出カウンタの出力より
   前記第１の基準位相信号と位相差をもった遅延回路トリ
   ガ信号を作り、前記第１の基準位相信号と前記遅延回路
   トリガ信号の位相差を切り換える位相差切り換え手段と
   、前記遅延回路トリガ信号により動作が開始する遅延回
   路の出力を第２の基準位相信号とし、前記第１の回転体
   に同期しイ旧りれニー１−Ｚ　町丁９　Ｍｌ吉１市二石
   ドア１＞　Ｆｉｌ市ニイｅｆ土日ｌゴ↓各　μ分子旨コ
   白τ２０基準位相信号の位相差を計測する第２の位相誤
   差検出カウンタと前記第２の回転体の回転速度信号の繰
   り返し周期を計測する第２の速度誤差検出カウンタと、
   前記第２の位相誤差検出カウンタの出力と前記第２の速
   度誤差検出カウンタの出力を合成して誤差出力信号を作
   り、前記第２の回転体の回転速度ならびに回転位相を一
   定に制御する第２の制御手段を具備してなるザーボ装置
   。