JPH0350516B2

JPH0350516B2 -

Info

Publication number: JPH0350516B2
Application number: JP59043417A
Authority: JP
Inventors: Tadashi Kunihira; Hiroshi Mizuguchi; Tadashi Yoshino; Shinji Okada
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-03-07
Filing date: 1984-03-07
Publication date: 1991-08-01
Also published as: JPS60190186A

Description

【発明の詳細な説明】産業上の利用分野本発明はビデオテープレコーダのNTSC方式と
PAL方式の切り換えにおけるトラツキングサー
ボ装置に関するものである。

従来例の構成とのその問題点第１図は家庭用ビデオテープレコーダのサーボ
システムの再生時における代表的なブロツクダイ
アグラムを示したものである。第１図において、
１は映像信号の録再用ヘツドが取り付けられた回
転シリンダを駆動するシリンダモータであり、前
記回転シリンダにはその回転速度に依存した周波
数の交流信号を発生する周波数発電機２と、１回
転あたり１回の位置検出信号を発生する位置検出
器３が連結されている。

前記周波数発電機２の出力信号は周波数発電信
号（以下、FG信号と称す）増幅器４によつて増
幅ならびに波形整形され、その出力は分周器５お
よびコントローラ６に供給され、前記位置検出器
３の出力は位相検出信号（以下、PG信号と称す）
増幅器７によつて増幅ならびに波形整形され、そ
の出力はリセツト信号として前記分周器５と２分
の１の分周器８に供給されている。

また、クロツク発生器９の出力信号は分周器１
０に供給され、前記分周器１０の出力信号はシリ
ンダ位相系カウンタ１１、シリンダ速度系カウン
タ１２、キヤプスタン位相系カウンタ３２（後
述）、キヤプスタン速度系カウンタ２８（後述）
にそれぞれクロツク信号として供給されている。

前記シリンダ位相系カウンタ１１のビツト数は
16ビツト構成になつており、16ビツトのシリンダ
位相系リードオンリーメモリ（以下、ROMと称
す）１３からプリセツトデータが供給され、その
出力はデコーダ１４と10ビツトのラツチ１５に供
給され〔前記ラツチ１５には16ビツトの出力デー
タのうち最下位ビツト（以下、LSBと称す）を
含む下位10ビツトのデータが供給されている。〕、
前記デコーダ１４の出力はプリセツト信号として
前記シリンダ位相系カウンタ１１と遅延回路１６
に供給され、前記ラツチ１５の出力はデータは10
ビツトのデイジタル−アナログコンバータ（以
下、Ｄ−Ａコンバータと称す）１７に供給されて
いる。

また、前記分周器８の出力はロード信号として
前記ラツチ１５に供給され、前記コントローラ６
の第１の出力はロード信号として８ビツトのラツ
チ１８に供給され、同第２の出力はプリセツト信
号として前記シリンダ速度系カウンタ１２に供給
されている。

前記シリンダ速度系カウンタは１２ビツト構成
になつており、12ビツトのシリンダ速度系ROM
１９からプリセツトデータが供給され、その出力
データのうち、LSBを含む下位８ビツトのデー
タが前記ラツチ１８に供給され、前記ラツチ１８
の出力データは８ビツトのＤ−Ａコンバータ２０
に供給されている。

さらに、前記Ｄ−Ａコンバータ１７と前記Ｄ−
Ａコンバータ２０の出力は合成回路２１によつて
合成され、前記合成回路２１の出力信号がシリン
ダモータ駆動回路２２に供給されている。

一方、磁気テープを走行させるためのキヤプス
タンモータ２３には周波数発電機２４が連結さ
れ、前記周波数発電機２４の出力信号はFG信号
増幅器２５によつて増幅ならびに波形整形された
のちコントローラ２６に供給され、前記コントロ
ーラ２６の第１の出力はロード信号として８ビツ
トのラツチ２７に供給され、同第２の出力はプリ
セツト信号として10ビツトのキヤプスタン速度系
カウンタ２８に供給されている。

また、磁気テープに一定間隔で記録されたコン
トロール信号を再生するコントロールヘツド２９
の出力信号はコントロール信号増幅器３０によつ
て増幅ならびに波形整形されたのち、ロード信号
として10ビツトのラツチ３１に供給されている。

前記キヤプスタン速度系カウンタ２８と、１５
ビツトのキヤプスタン位相系カウンタ３２には前
記分周器１０からそれぞれクロツク信号が供給さ
れている。

前記キヤプスタン位相系カウンタ３２には１５
ビツトのキヤプスタン位相系ROM３５からプリ
セツトデータが供給されるとともに前記遅延回路
１６からプリセツト信号が供給され、その出力デ
ータのうち、LSBを含む下位10ビツトのデータ
が前記ラツチ３１に供給され、前記ラツチ３１の
出力データは10ビツトのＤ−Ａコンバータ３３に
供給されている。

前記キヤプスタン速度系カウンタ２８には10ビ
ツトのキヤプスタン速度系ROM３４からプリセ
ツトデータが供給され、その出力データのうち
LSBを含む下位８ビツトのデータが前記ラツチ
２７に供給され、前記ラツチ２７の出力データは
８ビツトのＤ−Ａコンバータ３６に供給されてい
る。

さらに、前記Ｄ−Ａコンバータ３３と前記Ｄ−
Ａコンバータ３６の出力は合成回路３７によつて
合成され、前記合成回路３７の出力信号がキヤプ
スタンモータ駆動回路３８に供給されている。

また、NTSC／PAL切り換え回路３９の出力
は、シリンダ位相系ROM１３、シリンダ速度系
ROM１９、キヤプスタン位相系ROM３５、キ
ヤプスタン速度系ROM３４、デコーダ１４に供
給されている。

第１図において、シリンダモータ１に連結され
た周波数発電機２は１回転あたり６サイクルの交
流信号を発生するものとし、分周器５は３分の１
の分周動作を行ない、分周器８は２分の１の分周
動作を行なうものする。

従つてNTSC仕様においてはシリンダモータ１
の基準周波数は1800rpmであり、このとき前記周
波数発電機２の出力周波数は180Hzで、位置検出
器３の出力周波数は30Hzとなる。また、PAL仕
様においてはシリンダモータ１の基準周波数は
1500rpmであり、このとき前記周波数発電機２の
出力周波数は150Hzで、位置検出器３の出力周波
数は25Hzとなる。

また、シリンダ位相系カウンタ１１には一定周
波数のクロツク信号が供給され、所定のカウント
値になつたときにデコーダ１４が出力パルスを発
生するから、前記デコーダ１４の出力がシリンダ
位相系の基準位相信号となるとともに、トラツキ
ング調整のための遅延回路１６を経てキヤプスタ
ン位相系の基準位相信号となる。

さらに、コントロールヘツド２９からは磁気テ
ープの走行位相に依存したコントロール再生信号
が得られるから、コントロール信号増幅器３０の
出力信号がキヤプスタン位相系の走行位相信号と
なる。

一方、FG信号増幅器４からは回転シリンダの
回転速度信号が得られ、FG信号増幅器２５から
はキヤプスタンの回転速度信号が得られる。

コントローラ６は前記FG信号増幅器４の出力
信号のリーデイングエツジにおいて、まず、シリ
ンダ速度系カウンタ１２のカウント値をラツチ１
８に取り込むロード信号を発生し、続いて前記シ
リンダ速度系カウンタ１２のプリセツト信号を発
生する。

また、キヤプスタン速度系のコントローラ２６
の動作も前記コントローラ６の動作と同じであ
る。

したがつて、シリンダ位相系のラツチ１５には
シリンダ系の回転位相信号と基準位相信号の位相
差の計測結果が保持され、シリンダ速度系のラツ
チ１８には回転速度信号の周期の計測結果が保持
され、同様にキヤプスタン位相系のラツチ３１に
はキヤプスタン系の位相差の計測結果が保持され
キヤプスタン速度系のラツチ２７にはキヤプスタ
ンの回転速度信号の周期の計測結果が保持され
る。

なお、これらの動作のもつと詳しい説明は日本
国特公昭53−19745号公報あるいは米国特許第
3836756号明細書でなされているのでここでは省
略する。

前記ラツチ１５の出力（シリンダ位相系カウン
タ１１の計測出力）はＤ−Ａコンバータ１７によ
つて直流電圧に変換され、前記ラツチ１８（シリ
ンダ速度系カウンタ１２の計測出力）はＤ−Ａコ
ンバータ２０によつて直流電圧に変換され、これ
らの直流電圧は合成回路２１によつて合成されて
シリンダ系の誤差出力信号が作り出され、その誤
差出力信号によつてシリンダモータ駆動回路２２
を介してシリンダモータ１が駆動される。

また、前記ラツチ３１の出力（キヤプスタン位
相系カウンタ３２の計測出力）はＤ−Ａコンバー
タ３３によつて直流電圧に変換され、前記ラツチ
２７（キヤプスタン速度系カウンタ２８の計測出
力）はＤ−Ａコンバータ３６によつて直流電圧に
変換され、これらの直流電圧は合成回路３７によ
つて合成されてキヤプスタン系の誤差出力信号が
作り出され、その誤差出力信号によつてキヤプス
タンモータ駆動回路３８を介してキヤプスタンモ
ータ２３が駆動される。

第２図は第１図のブロツクダイアグラムのシリ
ンダ位相系とキヤプスタン位相系のNTSCモード
でのトラツキングの状態を示すタイムチヤートで
ある。第２図において、１ａはシリンダ位相系カ
ウンタ１１の出力を、１ｂは分周器８の出力を、
１ｃは遅延回路１６の出力を、１ｄはキヤプスタ
ン位相系カウンタ３２の出力を、１ｅはコントロ
ール信号増幅器３０の出力をそれぞれ表わしてい
る。時刻t₁にデコーダ１４より出力された第１の
基準位相信号により、シリンダ位相系カウンタ１
１がプリセツトされるとともに遅延回路１６がト
リガされる。遅延回路１６の遅延時間はNTSCモ
ードの基準位相信号の１周期の２分の１に相当す
る16.7msecに設定されている。（ここで遅延時間
を微調整する可変抵抗の値は中心値に設定されて
いるものとする。）遅延回路１６は時刻t₁にトリ
ガされ、設定された遅延時間経過後の時刻t₂にキ
ヤプスタン位相系カウンタ３２のプリセツト信号
を出力する。

シリンダ位相系はシリンダモータ１の回転位相
信号である分周器８の出力は立下りエツジがシリ
ンダ位相系カウンタ１１の出力の傾斜区間の中心
（時刻t₂の状態）になるようにシリンダモータ１
を制御する。

キヤプスタン位相系はテープの走行位相信号で
あるコントロール信号増幅器３０の出力の立上り
エツジがキヤプスタン位相系カウンタ３２の出力
の傾斜区間の中心（時刻t₃の状態）になるように
キヤプスタンモータ２を制御する。

従つて、シリンダの回転位相信号とテープの走
行位相信号の位相差が一定になるように制御され
るため、トラツキングをとることができる。

また、PALモードにおいても同様になるが、
遅延回路１６の遅延時間はPALモードの基準位
相信号の周期が40msecであるため、その２分の
１の20msecに設定される。ここで遅延時間をお
のおののモードの基準位相信号の１周期の２分の
１に設定しているのは、トラツキングをとるとき
の遅延時間の可変範囲を広くするためである。

しかしながら、以上のようなNTSC／PAL両
用機において、遅延回路１６の遅延時間がNTSC
とPALのモードにより16.7msecと20msecとに異
なるため、遅延回路１６の遅延時間を決めている
コンデンサと可変抵抗の大きさを変えたり、ある
いは可変抵抗の抵抗値を調整したりすることが必
要となり、ビデオテープレコーダ製造上、工程あ
るいは部品点数の増加を招き好ましくない。

発明の目的本発明の目的は、基準位相信号の周期が異なる
モードにおいてトラツキングをとるため遅延回路
の遅延時間を変えなければならないサーボ装置に
おいて、第１の基準位相信号と第２の基準位相信
号の位相差を、遅延回路の遅延時間を決めるコン
デンサや可変抵抗の値を変えることなく所望の値
に設定することを可能とするサーボ装置を提供す
ることである。

発明の構成本発明のサーボ装置は、第１の回転体の回転位
相信号と第１の基準位相信号との位相差を計測す
る第１の位相誤差検出カウンタと、前記第１の位
相誤差検出カウンタのカウント出力をラツチする
第１のラツチ回路と、前記第１のラツチ回路の出
力をデイジタル−アナログ変換する第１のデイジ
タル−アナログ変換器と、前記第１の回転体の回
転速度信号の繰り返し周期を計測する第１の速度
誤差検出カウンタと、前記第１の速度誤差検出カ
ウンタのカウント出力をラツチする第２のラツチ
回路と、前記第２のラツチ回路の出力をデイジタ
ル−アナログ変換する第２のデイジタル−アナロ
グ変換器と、前記第１と前記第２のデイジタル−
アナログ変換器の出力を合成して誤差出力信号を
作り、前記第１の回転体の回転速度ならびに回転
位相を一定に制御する第１の制御手段と、前記第
１の位相誤差検出カウンタのカウント出力より前
記第１の基準位置信号と位相差をもつた遅延回路
トリガ信号を作成する遅延時間補正回路と、前記
遅延時間補正回路の補正時間を選択する選択手段
と、前記遅延時間補正回路の出力信号により動作
を開始する遅延回路の出力を第２の基準位相信号
とし、前記第１の回転体に同期して回転する第２
の回転体の回転位相信号と前記第２の基準位相信
号と位相差を計測する第２の位相誤差検出カウン
タと、前記第２の位相誤差検出カウンタのカウン
ト出力をラツチする第３のラツチ回路と、前記第
３のラツチ回路の出力をデイジタル−アナログ変
換する第３のデイジタル−アナログ変換器と、前
記第２の回転体の回転速度信号の繰り返し周期を
計測する第２の速度誤差検出カウンタと、前記第
２の速度誤差検出カウンタのカウント出力をラツ
チする第４のラツチ回路と、前記第４のラツチ回
路の出力をデイジタル−アナログ変換する第４の
デイジタル−アナログ変換器と、前記第３と前記
第４のデイジタル−アナログ変換器の出力を合成
して誤差出力信号を作り、前記第２の回転体の回
転速度ならびに回転位相を一定に制御する第２の
制御手段を備えたことを特徴とするものである。

実施例の説明以下、本発明の実施例について、図面を参照し
ながら説明する。

第３図は本発明の一実施例におけるサーボシス
テムのブロツクダイアグラムであり、第３図にお
いて第１図と同一のブロツクは、同一図番にて示
しその説明は省略する。

第３図のシステムにおいて、第１図のそれと異
なる点は、従来システムでは遅延回路１６にシリ
ンダ位相系カウンタ１１の出力をデコードするデ
コーダ１４の出力が供給されているが、本システ
ムではシリンダ位相系カウンタの出力が遅延時間
補正回路４０に入力され、前記遅延時間補正回路
４０の出力が遅延回路１６に供給されるようにす
るとともに、前記遅延時間補正回路４０に
NTSC／PAL切り換え回路３９の出力を入力し
たことである。

第３図において、遅延時間補正回路４０はシリ
ンダ位相系カウンタ１１の出力をデコードするデ
コーダと、前記デコーダの出力をNTSCとPAL
のモードで切り換える回路から構成されている。

以上のように構成された本実施例のサーボ装置
について以下その動作を説明する。まず、NTSC
モードの場合について説明する。第４図はNTSC
モードでのトラツキングの状態を示すタイムチヤ
ートである。第４図において、１ａ〜１ｅは第２
図と同じ信号を表わす。１ｆは遅延時間補正回路
４０の出力を表わしている。本実施例では遅延回
路１６の遅延時間はNTSCモードの16.7msecに
設定されている。

時刻t₁にデコーダ１４より出力された第１の基
準位相信号により、シリンダ位相系カウンタ１１
がプリセツトされるとともに、遅延時間補正回路
４０より遅延回路１６をトリガする信号が出力さ
れ、遅延回路１６が動作を開始する。遅延回路１
６は設定された遅延時間（ここではNTSCモード
の16.7msec）経過した時刻t₂にキヤプスタン位相
系カウンタ３２のプリセツト信号を出力する。従
つて、NTSCモードにおいては遅延回路１６をト
リガする信号がデコーダ１４の出力から遅延時間
補正回路４０の出力に変わつているが出力される
時刻は同じであり、また遅延回路１６の遅延時間
もNTSCモードの16.7msecであるので、キヤプ
スタン位相系カウンタ３２は第２図のタイムチヤ
ートと同じ時刻t₂にプリセツトされる。よつて、
シリンダ位相系とキヤプスタン位相系の位相関係
は第２図と同じになる。

次に、PALモードの場合について説明する。
第５図は本実施例におけるPALモードのトラツ
キングの状態を示すタイムチヤートである。

第５図において、２ａはシリンダ位相系カウン
タ１１の出力を、２ｂは分周器８の出力を、２ｃ
は遅延回路１６の出力を、２ｄはキヤプスタン位
相系カウンタの出力を、２ｅはコントロール信号
増幅器３０の出力を、２ｆは遅延時間補正回路４
０の出力をそれぞれ表している。ここで遅延回路
１６の遅延時間はNTSCモードの16.7msecに設
定されている。従つて遅延回路１６の遅延時間は
PALモードの標準の遅延時間20.0msecより
3.3msec短くなつている。

時刻t₁にデコーダ１４より出力された第１の基
準位相信号により、シリンダ位相系カウンタ１１
がプリセツトされる。遅延時間補正回路４０は、
シリンダ位相系カウンタ１１の出力より、時刻t₁
から遅延回路１６の遅延時間が短くなつた時間
（3.3msec）遅れた時刻t₂の遅延回路１６をトリガ
する信号を出力する。遅延回路１６は設定された
遅延時間（16.7msec）経過後の時刻t₃にキヤプス
タン位相系カウンタ３２のプリセツト信号を出力
する。従つて時刻t₁から時刻t₃までの時間間隔は
遅延時間補正回路４０による補正時間
（3.3msec）と遅延回路１６の遅延時間
（16.7msec）の和になり、合計の遅延時間は正規
の遅延時間20.0msecと同じになる。よつて、キ
ヤプスタン位相系カウンタのプリセツト信号が出
力される時刻は、遅延回路１６のコンデンサや抵
抗を変えて遅延時間をPALモードの遅延時間で
ある20msecに設定した場合と、遅延時間補正回
路４０の回路を追加し、遅延回路１６の遅延時間
を調整しない場合と同じになる。

シリンダ位相系はシリンダモータ１の回転位相
信号である分周器８の出力の立下りエツジがシリ
ンダ位相系カウンタ１１の出力の傾斜区間の中心
（時刻t₃の状態）になるようにシリンダモータ１
を制御する。

キヤプスタン位相系はテープの走行位相信号で
あるコントロール信号増幅器３０の出力の立上り
エツジがキヤプスタン位相系カウンタ３２の出力
の傾斜区間の中心（時刻t₄の状態）になるように
キヤプスタンモータ２を制御する。

従つて、本実施例においても従来例と同じよう
に、シリンダの回転位相信号とテープの走行位相
信号の位相差が一定になるように制御され、トラ
ツキングをとることができる。

以上のように本実施例によれば、遅延時間を補
正する遅延時間補正回路４０を設けたことによ
り、遅延回路１６の遅延時間を変更することな
く、NTSC／PAL両モードでの第１の基準位相
信号と第２の基準位相信号の位相差をおのおの基
準位相信号の周期の２分の１に設定することがで
きる。

従つて、モードが変わつても遅延回路１６の遅
延時間を変えるコンデンサや可変抵抗の値を変え
る必要がない。このことは製造上、調整箇所を少
なくするとともに、部品点数の削減にもなる。

遅延時間補正回路４０の追加は、回路規模の増
大になるが、通常遅延時間補正回路４０は他の回
路（ここではシリンダ位相系・速度系、キヤプス
タン位相系・速度系４チヤンネル分の各カウン
タ、各ラツチ、各Ｄ−Ａ変換器、各ROMなどか
らなる回路）に比べてほんのわずかの部分であ
り、他の回路を含めて集積回路化する場合、遅延
時間補正回路４０の追加によるチツプ面積の増加
はほとんど問題にならない。チツプ面積のわずか
の増加より、遅延時間の調整、あるいは部品点数
の増加の方がコスト高を招き好ましくない。

発明の効果以上の説明から明らかなように、本発明は、シ
リンダモータのような回転体の回転位相信号と第
１の基準位相信号との位相差を計測する位相誤差
検出カウンタ（前述の実施例におけるシリンダ位
相系カウンタ１１に相当）と、前記第１の位相誤
差検出カウンタのカウント出力をラツチする第１
のラツチ回路（前述の実施例におけるラツチ１５
に相当）と、前記第１のラツチ回路の出力をデイ
ジタル−アナログ変換する第１のデイジタル−ア
ナログ変換器（前述の実施例におけるＤ−Ａコン
バータ１７に相当）と、前記第１の回転体の回転
速度信号の繰り返し周期を計測する第１の速度誤
差検出カウンタ（前述の実施例におけるシリンダ
速度系カウンタ１２に相当）と、前記第１の速度
誤差検出カウンタのカウント出力をラツチする第
２のラツチ回路（前述の実施例におけるラツチ１
８に相当）と、前記第２のラツチ回路の出力をデ
イジタル−アナログ変換する第２のデイジタル−
アナログ変換器（前述の実施例におけるＤ−Ａコ
ンバータ２０の相当）と、前記第１と前記第２の
デイジタル−アナログ変換器の出力を合成して誤
差出力信号を作り、前記第１の回転体の回転速度
ならびに回転位相を一定に制御する第１の制御手
段（前述の実施例におけるラツチ１５，１８、Ｄ
−Ａコンバータ１７，２０、合成回路２１、シリ
ンダモータ駆動回路２２を含む制御系に相当）
と、前記第１の位相誤差検出カウンタのカウント
出力より前記第１の基準位相信号と位相差をもつ
た遅延回路トリガ信号を作成する遅延時間補正回
路（前述の実施例における遅延時間補正回路４０
に相当）と、前記遅延時間補正回路の補正時間を
選択する選択手段（前述の実施例における
NTSC／PAL切換え回路に相当）と、前記遅延
時間補正回路の出力信号により動作を開始する遅
延回路の出力を第２の基準位相信号とし、前記第
１の回転体に同期して回転する第２の回転体（前
述の実施例におけるキヤプスタンモータ２３に相
当）の回転位相信号と前記第２の基準位相信号の
位相差を計測する第２の位相誤差検出カウンタ
（前述の実施例におけるキヤプスタン位相系カウ
ンタ３２に相当）と、前記第２の位相誤差検出カ
ウンタのカウント出力をラツチする第３のラツチ
回路（前述の実施例におけるラツチ３１に相当）
と、前記第３のラツチ回路の出力をデイジタル−
アナログ変換する第３のデイジタル−アナログ変
換器（前述の実施例におけるＤ−Ａコンバータ３
３に相当）と、前記第２の回転体の回転速度信号
の繰り返し周期を計測する第２の速度誤差検出カ
ウンタ（前述の実施例におけるシリンダ速度系カ
ウンタ２８に相当）と、前記第２の速度誤差検出
カウンタのカウント出力をラツチする第４のラツ
チ回路（前述の実施例におけるラツチ２７に相
当）と、前記第４のラツチ回路の出力をデイジタ
ル−アナログ変換する第４のデイジタル−アナロ
グ変換器（前述の実施例におけるＤ−Ａコンバー
タ３６に相当）と、前記第３と前記第４のデイジ
タル−アナログ変換器の出力を合成して誤差出力
信号を作り、前記第２の回転体の回転速度ならび
に回転位相を一定に制御する第２の制御手段（前
述の実施例におけるラツチ３１，２７、Ｄ−Ａコ
ンバータ３３，３６、合成回路３７、キヤプスタ
ンモータ駆動回路３７を含む制御系に相当）を具
備しているので、基準位相信号の周期が変わつた
ときも、遅延回路のコンデンサや可変抵抗を変え
ることなく、また可変抵抗の値を調整することな
く第１の基準位相信号と第２の基準位相信号の位
相差を所望の値（前述の実施例では基準位相信号
の２分の１の周期）に設定できるという優れた効
果が得られる。

【図面の簡単な説明】

第１図は従来のサーボ装置のブロツクダイアグ
ラム、第２図は第１図のブロツクダイアグラムの
動作を説明するためのタイムチヤート、第３図は
本発明の一実施例に係るサーボ装置のブロツクダ
イアグラム、第４図および第５図は第３図のブロ
ツクダイアグラムの動作を説明するためのタイム
チヤートである。１１……シリンダ位相系カウンタ、１４……デ
コーダ、１６……遅延回路、４０……遅延時間補
正回路。

Claims

【特許請求の範囲】

１第１の回転体の回転位相信号と第１の基準位
相信号との位相差を計測する第１の位相誤差検出
カウンタと、前記第１の位相誤差検出カウンタの
カウント出力をラツチする第１のラツチ回路と、
前記第１のラツチ回路の出力をデイジタル−アナ
ログ変換する第１のデイジタル−アナログ変換器
と、前記第１の回転体の回転速度信号の繰り返し
周期を計測する第１の速度誤差検出カウンタと、
前記第１の速度誤差検出カウンタのカウント出力
をラツチする第２のラツチ回路と、前記第２のラ
ツチ回路の出力をデイジタル−アナログ変換する
第２のデイジタル−アナログ変換器と、前記第１
と前記第２のデイジタル−アナログ変換器の出力
を合成して誤差出力信号を作り、前記第１の回転
体の回転速度ならびに回転位相を一定に制御する
第１の制御手段と、前記第１の位相誤差検出カウ
ンタのカウント出力より前記第１の基準位相信号
と位相差をもつた遅延回路トリガ信号を作成する
遅延時間補正回路と、前記遅延時間補正回路の補
正時間を選択する選択手段と、前記遅延時間補正
回路の出力信号により動作を開始する遅延回路の
出力を第２の基準位相信号とし、前記第１の回転
体に同期して回転する第２の回転体の回転位相信
号と前記第２の基準位相信号の位相差を計測する
第２の位相誤差検出カウンタと、前記第２の位相
誤差検出カウンタのカウント出力をラツチする第
３のラツチ回路と、前記第３のラツチ回路の出力
をデイジタル−アナログ変換する第３のデイジタ
ル−アナログ変換器と、前記第２の回転体の回転
速度信号の繰り返し周期を計測する第２の速度誤
差検出カウンタと、前記第２の速度誤差検出カウ
ンタのカウント出力をラツチする第４のラツチ回
路と、前記第４のラツチ回路の出力をデイジタル
−アナログ変換する第４のデイジタル−アナログ
変換器と、前記第３と前記第４のデイジタル−ア
ナログ変換器の出力を合成して誤差出力信号を作
り、前記第２の回転体の回転速度ならびに回転位
相を一定に制御する第２の制御手段を具備してな
るサーボ装置。