JPS60199218A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS60199218A JPS60199218A JP5657784A JP5657784A JPS60199218A JP S60199218 A JPS60199218 A JP S60199218A JP 5657784 A JP5657784 A JP 5657784A JP 5657784 A JP5657784 A JP 5657784A JP S60199218 A JPS60199218 A JP S60199218A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- time constant
- comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15073—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of comparators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はパルス発生回路に係り、特に、各種タイミン
グ制御用のタイミングパルス発生に関する。
グ制御用のタイミングパルス発生に関する。
ビデオテープレコーダのオーディオ増幅器に加える再生
ヘッドの再生信号切換え等には、その切換えに伴う復調
ノイズを出力させないため、所定の時間間隔をもつ複数
のタイミングパルスを必要としている。このような信号
切換えの他、各種の動作切換え等に対応して所定の時間
間隔を持ち、各パルスの発生時期を異ならせたタイミン
グパルスが必要となる場合がある。
ヘッドの再生信号切換え等には、その切換えに伴う復調
ノイズを出力させないため、所定の時間間隔をもつ複数
のタイミングパルスを必要としている。このような信号
切換えの他、各種の動作切換え等に対応して所定の時間
間隔を持ち、各パルスの発生時期を異ならせたタイミン
グパルスが必要となる場合がある。
このような場合、タイミングパルス発生回路には、異な
る時定数を持つ複数のモノマルチ回路を設置し、各モノ
マルチ回路が発生するパルスをタイミングパルスとして
用いる。
る時定数を持つ複数のモノマルチ回路を設置し、各モノ
マルチ回路が発生するパルスをタイミングパルスとして
用いる。
しかしながら、複数のモノマルチ回路を用いる場合、個
別に時定数を設定するためのコンデンサを必要とし、半
導体集積回路で回路を構成する場合には、そのコンデン
サを外部に接続する必要があり、そのための端子も形成
しなければならない欠点がある。
別に時定数を設定するためのコンデンサを必要とし、半
導体集積回路で回路を構成する場合には、そのコンデン
サを外部に接続する必要があり、そのための端子も形成
しなければならない欠点がある。
この発明は、外部接続する時定数設定用のコンデンサを
少なくして部品点数を削減するとともに、所望の発生タ
イミングを持つ複数のタイミングパルスの発生を目的と
する。
少なくして部品点数を削減するとともに、所望の発生タ
イミングを持つ複数のタイミングパルスの発生を目的と
する。
この発明は、基準パルスに時定数を持たせて立ち上がり
、立ち下がりを緩やかにする時定数回路と、基準パル名
を分圧する分圧回路と、この分圧回路の出力と前記時定
数回路の出力パルスとを比較しパルスを発生する第１の
比較器と、前記時定数回路の出力パルスと基準比較レベ
ルとを比較してパルスを発生する１又は２以上の第２の
比較器トカら構成し、複数のタイミングパルスを発生す
せるものである。
、立ち下がりを緩やかにする時定数回路と、基準パル名
を分圧する分圧回路と、この分圧回路の出力と前記時定
数回路の出力パルスとを比較しパルスを発生する第１の
比較器と、前記時定数回路の出力パルスと基準比較レベ
ルとを比較してパルスを発生する１又は２以上の第２の
比較器トカら構成し、複数のタイミングパルスを発生す
せるものである。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明のパルス発生回路の実施例を示してい
る。第１図において、波形整形回路２は、その入力端子
４に加えられる入力波を矩形波に整形し、基準パルスを
発生する。この基準パルスは、時定数回路６に加えられ
て時定数が付与されるとともに、分圧回路８に加えられ
て分圧される。
る。第１図において、波形整形回路２は、その入力端子
４に加えられる入力波を矩形波に整形し、基準パルスを
発生する。この基準パルスは、時定数回路６に加えられ
て時定数が付与されるとともに、分圧回路８に加えられ
て分圧される。
時定数回路６は、抵抗１０及び端子１２に接続されたコ
ンデンサ１４からなる積分回路で構成されている。前記
基準パルスは、この時定数回路６で立ち上がり及び立ち
下がりが緩やかに調整される。
ンデンサ１４からなる積分回路で構成されている。前記
基準パルスは、この時定数回路６で立ち上がり及び立ち
下がりが緩やかに調整される。
また、分圧回路８は、抵抗１６、】８及び波形整形回路
２の振幅の中央レベルＶ、に設定した電圧源２０で構成
される。
２の振幅の中央レベルＶ、に設定した電圧源２０で構成
される。
そして、このパルス発生回路には、第１の比較器２２に
対してこの実施例では第２の比較器２４．２６が設置さ
れている。これら比較器２２．２４．２６の非反転入力
端子（＋）には、時定数回路６の出力パルスが共通に加
えられ、比較器２２の反転入力端子（−）には分圧回路
８からその分圧出力が加えられ、比較器２４の反転入力
端子（＝）には電圧源２８によって上限比較電圧Ｖ、が
加えられ、また、比較′ａ２６の反転入力端子（−）に
は電圧源３０から下限比較電圧ＶＬが加えられ、各比較
器２２．２４．２６の出力パルスは、出力端子３２．３
４．３６から個別に取出されるように成っている。
対してこの実施例では第２の比較器２４．２６が設置さ
れている。これら比較器２２．２４．２６の非反転入力
端子（＋）には、時定数回路６の出力パルスが共通に加
えられ、比較器２２の反転入力端子（−）には分圧回路
８からその分圧出力が加えられ、比較器２４の反転入力
端子（＝）には電圧源２８によって上限比較電圧Ｖ、が
加えられ、また、比較′ａ２６の反転入力端子（−）に
は電圧源３０から下限比較電圧ＶＬが加えられ、各比較
器２２．２４．２６の出力パルスは、出力端子３２．３
４．３６から個別に取出されるように成っている。
以上の構成に基づきその動作を説明する。
入力端子４に矩形波が加えられ、波形整形回路２は、波
形整形して第２図Ａに示す基準パルスを発生する。この
基準パルスは、第２図Ｂにおいて、中点レベルソバに対
して上下レベルが対称な矩形で与えられる。
形整形して第２図Ａに示す基準パルスを発生する。この
基準パルスは、第２図Ｂにおいて、中点レベルソバに対
して上下レベルが対称な矩形で与えられる。
この基準パルスは、時定数回路６によって第２図Ｂに示
す波形Ｂ＋に変換される。このように立ち上がり、立ち
下がりを緩やかな変化をもつ時定数回路６の出力パルス
は、各比較器２２．２４．２６の非反転入力端子（＋）
に加えられる。
す波形Ｂ＋に変換される。このように立ち上がり、立ち
下がりを緩やかな変化をもつ時定数回路６の出力パルス
は、各比較器２２．２４．２６の非反転入力端子（＋）
に加えられる。
また、基準パルスは、分圧回路８で分圧され、その分圧
出力は抵抗１６．１８の分圧点から比較器２２の反転入
力端子（−）に加えられる。この分圧出力は、第２図Ｂ
において、波形Ｂ２で与えられる。
出力は抵抗１６．１８の分圧点から比較器２２の反転入
力端子（−）に加えられる。この分圧出力は、第２図Ｂ
において、波形Ｂ２で与えられる。
比較器２２は、第２図Ｃに示すように、時定数回路６の
出力パルス電位（Ｂ＋）が分圧回路８の出力パルス電位
（Ｂ２）を越える区間が高（Ｈ）レベルとなるパルスを
発生する。
出力パルス電位（Ｂ＋）が分圧回路８の出力パルス電位
（Ｂ２）を越える区間が高（Ｈ）レベルとなるパルスを
発生する。
比較器２４は、第２図りに示すように、時定数回路６の
出力パルス電位が上限比較電圧ＶＨを越える区間がＨレ
ベルとなるパルスを発生する。
出力パルス電位が上限比較電圧ＶＨを越える区間がＨレ
ベルとなるパルスを発生する。
また、比較器２６は、第２図Ｅに示すように、時定数回
路６の出力パルス電位が下限比較電圧■Ｌを越える区間
がＨレベルとなるパルスを発生する。
路６の出力パルス電位が下限比較電圧■Ｌを越える区間
がＨレベルとなるパルスを発生する。
各パルスのＨレベル時間、低（Ｌ）レベル区間は異なっ
ており、第２図りに示すパルスに比較して第２図Ｃ及び
Ｅに示すパルスは、Ｈレベルの前縁部が時間Ｔｄだけ遅
延している。
ており、第２図りに示すパルスに比較して第２図Ｃ及び
Ｅに示すパルスは、Ｈレベルの前縁部が時間Ｔｄだけ遅
延している。
このように単一の時定数回路６で発生タイミングパルス
、そのＨレベル区間の異なる３種のタイミングパルスを
発生させることができ、各種のタイミング制御に活用す
ることができる。また、時定数回路６が単一であるため
、このパルス発生回路を半導体集積回路で構成する場合
、外部接続するための素子はコンデンサ１４のみである
ので、従来のモノマルチ方式に比較して外付は部品の削
減ができるとともに、そのための端子（ビン）数も少な
くできる。
、そのＨレベル区間の異なる３種のタイミングパルスを
発生させることができ、各種のタイミング制御に活用す
ることができる。また、時定数回路６が単一であるため
、このパルス発生回路を半導体集積回路で構成する場合
、外部接続するための素子はコンデンサ１４のみである
ので、従来のモノマルチ方式に比較して外付は部品の削
減ができるとともに、そのための端子（ビン）数も少な
くできる。
しかも、温度特性を補償した抵抗ラダーを用いて時定数
回路６の抵抗１０及び分圧回路８の抵抗１６．１８を構
成すれば、時定数が正確になり、コンデンサ１４の容量
が不拘−或いは変動しても、時定数は相対的に変動する
ため、パルスの発生タイミングのずれは生じない。
回路６の抵抗１０及び分圧回路８の抵抗１６．１８を構
成すれば、時定数が正確になり、コンデンサ１４の容量
が不拘−或いは変動しても、時定数は相対的に変動する
ため、パルスの発生タイミングのずれは生じない。
第３図はこの発明のパルス発生回路の具体的な半導体集
積回路構成例を示している。
積回路構成例を示している。
ｆｆ１３図において、波形整形回路２の入力段には比較
器３８が設置され、その非反転入力端子（＋）には入力
端子４から入力信号が加えられ、その反転入力端子（−
）には電圧源４０で比較電位が設定されている。
器３８が設置され、その非反転入力端子（＋）には入力
端子４から入力信号が加えられ、その反転入力端子（−
）には電圧源４０で比較電位が設定されている。
この比較器３８の反転出力（−）、非反転出力（＋）は
トランジスタ４２．４４のベースに個別に加えられてい
る。トランジスタ４２．４４は、エミッタを共通に接続
されて差動回路を構成しており、そのエミッタと基準電
位との間に定電流源４６が設置されている。トランジス
タ４２のコレクタは、電源端子４８から駆動電圧Ｖｃｃ
が加えられ正側電位ラインに接続され、トランジスタ４
４のコレクタは抵抗５０を介して正側電位ラインに接続
されている。
トランジスタ４２．４４のベースに個別に加えられてい
る。トランジスタ４２．４４は、エミッタを共通に接続
されて差動回路を構成しており、そのエミッタと基準電
位との間に定電流源４６が設置されている。トランジス
タ４２のコレクタは、電源端子４８から駆動電圧Ｖｃｃ
が加えられ正側電位ラインに接続され、トランジスタ４
４のコレクタは抵抗５０を介して正側電位ラインに接続
されている。
トランジスタ４４のコレクタから取出された出力パルス
は、トランジスタ５２のベースに加えられている。トラ
ンジスタ５２のコレクタは正側電位ラインに接続され、
そのエミッタと基準電位点との間には定電流源５４が設
置されている。
は、トランジスタ５２のベースに加えられている。トラ
ンジスタ５２のコレクタは正側電位ラインに接続され、
そのエミッタと基準電位点との間には定電流源５４が設
置されている。
トランジスタ５２のエミッタから取出された基準パルス
は、時定数回路６に加えられているとともに、分圧回路
８に加えられている。この実施例の場合、波形整形回路
２と整合を取るため、電圧源２０がトランジスタ５６、
抵抗５８及び定電流源６０．６２で構成されている。
は、時定数回路６に加えられているとともに、分圧回路
８に加えられている。この実施例の場合、波形整形回路
２と整合を取るため、電圧源２０がトランジスタ５６、
抵抗５８及び定電流源６０．６２で構成されている。
また、正側電位ラインと基準電位点との間には、ダイオ
ード６４、抵抗６６．６８及び定電流源７０が接続され
、上限比較電圧Ｖ、が抵抗６６と抵抗６８の接続点で、
下限比較電圧■Ｌが抵抗６８と定電流源７０の接続点で
それぞれ形成されている。
ード６４、抵抗６６．６８及び定電流源７０が接続され
、上限比較電圧Ｖ、が抵抗６６と抵抗６８の接続点で、
下限比較電圧■Ｌが抵抗６８と定電流源７０の接続点で
それぞれ形成されている。
このような構成によれば、前記実ｂｉ例の動作を実現し
、信頼性の高いタイミンパルスを発生させることができ
る。
、信頼性の高いタイミンパルスを発生させることができ
る。
なお、実施例では第１の比較器と、２組の第２の比較器
を設置した場合について説明したが、異なる複数の基準
電圧を設定し、４以上の比較器を設置して複数のタイミ
ングパルスを発生させることもできる。
を設置した場合について説明したが、異なる複数の基準
電圧を設定し、４以上の比較器を設置して複数のタイミ
ングパルスを発生させることもできる。
以上説明したようにこの発明によれば、外部接続する時
定数設定用のコンデンサを少なくして部品点数を削減す
るとともに、所望の発生タイミングを持つ複数のタイミ
ングパルスを発生させることができる。
定数設定用のコンデンサを少なくして部品点数を削減す
るとともに、所望の発生タイミングを持つ複数のタイミ
ングパルスを発生させることができる。
第１図はこの発明のパルス発生回路の実施例を示すブロ
ック図、第２図はその動作波形を示す説明図、第３図は
この発明のパルス発生回路の具体的な回路構成例を示す
回路図である。 ６・・・時定数回路、８・・・分圧回路、２２・・・第
１の比較器、２４．２６・・・第２の比較器。 第１図 τ− ↓
ック図、第２図はその動作波形を示す説明図、第３図は
この発明のパルス発生回路の具体的な回路構成例を示す
回路図である。 ６・・・時定数回路、８・・・分圧回路、２２・・・第
１の比較器、２４．２６・・・第２の比較器。 第１図 τ− ↓
Claims (1)
- 基準パルスに時定数を持たせて立ち上がり、立ち下がり
を緩やかにする時定数回路と、基準パルスを分圧する分
圧回路と、この分圧回路の出力と前記時定数回路の出力
パルスとを比較しパルスを発生する第１の比較器と、前
記時定数回路の出力パルスと基準比較レベルとを比較し
てパルスを発生ずる１又は２以上の第２の比較器とから
構成したことを特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056577A JPH0642625B2 (ja) | 1984-03-24 | 1984-03-24 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056577A JPH0642625B2 (ja) | 1984-03-24 | 1984-03-24 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60199218A true JPS60199218A (ja) | 1985-10-08 |
| JPH0642625B2 JPH0642625B2 (ja) | 1994-06-01 |
Family
ID=13031006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056577A Expired - Lifetime JPH0642625B2 (ja) | 1984-03-24 | 1984-03-24 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642625B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311926A (ja) * | 2007-06-14 | 2008-12-25 | Nec Electronics Corp | パルス発生回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159238A (ja) * | 1974-06-11 | 1975-12-23 | ||
| JPS5764673U (ja) * | 1980-09-30 | 1982-04-17 | ||
| JPS5834620A (ja) * | 1981-08-26 | 1983-03-01 | Hitachi Ltd | 時定数回路 |
-
1984
- 1984-03-24 JP JP59056577A patent/JPH0642625B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159238A (ja) * | 1974-06-11 | 1975-12-23 | ||
| JPS5764673U (ja) * | 1980-09-30 | 1982-04-17 | ||
| JPS5834620A (ja) * | 1981-08-26 | 1983-03-01 | Hitachi Ltd | 時定数回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311926A (ja) * | 2007-06-14 | 2008-12-25 | Nec Electronics Corp | パルス発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0642625B2 (ja) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003196A (en) | Wave shaping circuit having a maximum voltage detector and a minimum voltage detector | |
| US4851719A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US4611136A (en) | Signal delay generating circuit | |
| US4667118A (en) | Monostable multivibrator | |
| GB1512726A (en) | Circuit arrangement for producing a pulse signal the mark-to-space ratio of which is a measure of the value of an input voltage applied in operation between first and second input terminals of said arrangement | |
| JPS60199218A (ja) | パルス発生回路 | |
| US4338554A (en) | Automatic gain control apparatus for a motor servo system | |
| US4081698A (en) | Step-to-impulse conversion circuit | |
| US3946253A (en) | Pulse train generator | |
| US6087876A (en) | Time delay generator and method | |
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JP2604549B2 (ja) | クランプパルス発生回路 | |
| JPH087462Y2 (ja) | 規準電源回路 | |
| KR100228273B1 (ko) | 캠코더용 모드 판별회로 | |
| EP0606060B1 (en) | Bipolar inverting level shifters having a unity gain | |
| JPH0145187Y2 (ja) | ||
| JPH044285Y2 (ja) | ||
| JPS61294919A (ja) | 電圧制御発振回路 | |
| JPH01200714A (ja) | パルス発生装置 | |
| JPH0411409A (ja) | データ遅延回路 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| JPH0563526A (ja) | コンパレータ | |
| JPH0588566B2 (ja) | ||
| JPH02223213A (ja) | 単安定マルチバイブレータ回路 | |
| JPH01106622A (ja) | 充電比較回路 |