JPH087462Y2 - 規準電源回路 - Google Patents
規準電源回路Info
- Publication number
- JPH087462Y2 JPH087462Y2 JP1989073296U JP7329689U JPH087462Y2 JP H087462 Y2 JPH087462 Y2 JP H087462Y2 JP 1989073296 U JP1989073296 U JP 1989073296U JP 7329689 U JP7329689 U JP 7329689U JP H087462 Y2 JPH087462 Y2 JP H087462Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- level voltage
- resistor
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案は規準電源回路に係り、特にハイレベル電圧及
びローレベル電圧の出力端子を有するディジタルICを用
いて規準電圧を得る規準電源回路に関する。
びローレベル電圧の出力端子を有するディジタルICを用
いて規準電圧を得る規準電源回路に関する。
従来の技術 一般に交流波形を得るためには所定の規準電圧を必要
とする。例えば、ある信号より正弦波形である交流波形
を得ようとする場合には、回路を構成するディジタルIC
等のハイレベル電圧とローレベル電圧間の中心電圧を規
準電圧とする場合がある。
とする。例えば、ある信号より正弦波形である交流波形
を得ようとする場合には、回路を構成するディジタルIC
等のハイレベル電圧とローレベル電圧間の中心電圧を規
準電圧とする場合がある。
従来、規準電圧を得るための回路として第４図に示す
回路がある。第４図において、電源Ｅより抵抗器R20，R
21，VR（可変）及びR22の直列回路に電圧が印加され
る。ツェナーダイオードZDは定電圧用のダイオードであ
り、カソードが抵抗器R20及びR21の接続点に接続され
る。そして、可変抵抗器VRの可変端子より規準電圧Vref
が出力される。すなわち、ツェナーダイオードZDは、ツ
ェナー電圧が規準電圧Vrefより高めの特性を有するもの
が使用され、規準電圧Vrefは可変抵抗器VRを調整して設
定される。
回路がある。第４図において、電源Ｅより抵抗器R20，R
21，VR（可変）及びR22の直列回路に電圧が印加され
る。ツェナーダイオードZDは定電圧用のダイオードであ
り、カソードが抵抗器R20及びR21の接続点に接続され
る。そして、可変抵抗器VRの可変端子より規準電圧Vref
が出力される。すなわち、ツェナーダイオードZDは、ツ
ェナー電圧が規準電圧Vrefより高めの特性を有するもの
が使用され、規準電圧Vrefは可変抵抗器VRを調整して設
定される。
考案が解決しようとする課題 ところで、規準電圧Vrefは、所望する出力レベルの標
準となるものであることから、いかなる原因にも拘らず
一定でなければならず、一方、低コスト化も望まれてい
る。
準となるものであることから、いかなる原因にも拘らず
一定でなければならず、一方、低コスト化も望まれてい
る。
しかし、上述のような規準電圧を得る回路では、規準
電圧Vrefの最終的な設定を可変抵抗器VRで行っているた
め調整工程が必要であり煩雑である。また、ツェナーダ
イオードZDを使用しているために、温度の影響でツェナ
ー電圧が変化することにより規準電圧Vrefが変動すると
いう問題がある。
電圧Vrefの最終的な設定を可変抵抗器VRで行っているた
め調整工程が必要であり煩雑である。また、ツェナーダ
イオードZDを使用しているために、温度の影響でツェナ
ー電圧が変化することにより規準電圧Vrefが変動すると
いう問題がある。
一方、ツェナーダイオードZDに温度補償を施すことに
よって温度特性を改善する方法も種々考えられている
が、高コスト化につながり、低コスト化という目的にも
反することとなる。
よって温度特性を改善する方法も種々考えられている
が、高コスト化につながり、低コスト化という目的にも
反することとなる。
そこで本考案は上記の点に鑑みなされたもので、温度
の影響を受けることがなく、安価に規準電圧を得る規準
電源回路を提供することを目的とする。
の影響を受けることがなく、安価に規準電圧を得る規準
電源回路を提供することを目的とする。
課題を解決するための手段 本考案は上記課題を解決するために、規準電圧を、従
来の回路構成で使用されているディジタルIC（コントロ
ールIC）と抵抗器を用いて設定できることに着目し、デ
ィジタルICと、第１及び第２の抵抗器の直列回路と、規
準電圧端子とを備えた規準電源回路を構成した。
来の回路構成で使用されているディジタルIC（コントロ
ールIC）と抵抗器を用いて設定できることに着目し、デ
ィジタルICと、第１及び第２の抵抗器の直列回路と、規
準電圧端子とを備えた規準電源回路を構成した。
すなわち、本発明の規準電源回路は、規準電圧に基づ
いて前記交流波形を得る所定周波数のディジタル信号を
出力する端子を備えると共に、該規準電圧を生成する元
となるハイレベル電圧及びローレベル電圧を出力するハ
イレベル電圧端子及びローレベル電圧端子を備えるディ
ジタルICと、該ハイレベル電圧端子とローレベル電圧端
子間に、該各端子から出力されるハイレベル電圧及びロ
ーレベル電圧の内部抵抗に応じて接続された第１及び第
２の抵抗器からなる直列回路と、該直列回路の第１及び
第２の抵抗器の接続点であって、該直列回路によって分
圧された電圧を規準電圧として出力する規準電圧端子と
を有する構成とした。
いて前記交流波形を得る所定周波数のディジタル信号を
出力する端子を備えると共に、該規準電圧を生成する元
となるハイレベル電圧及びローレベル電圧を出力するハ
イレベル電圧端子及びローレベル電圧端子を備えるディ
ジタルICと、該ハイレベル電圧端子とローレベル電圧端
子間に、該各端子から出力されるハイレベル電圧及びロ
ーレベル電圧の内部抵抗に応じて接続された第１及び第
２の抵抗器からなる直列回路と、該直列回路の第１及び
第２の抵抗器の接続点であって、該直列回路によって分
圧された電圧を規準電圧として出力する規準電圧端子と
を有する構成とした。
作用 ディジタルICは、規準電圧を必要とする回路で用いら
れているコントロールICであり、所定周波数のディジタ
ル信号を出力する端子と、ハイレベルの定電圧を出力す
るハイレベル電圧端子と、ローレベルの定電圧を出力す
るローレベル電圧端子を含むものである。第１及び第２
の抵抗器の直列回路は該ディジタルICのハイレベル電圧
端子とローレベル電圧端子間に接続され、この間の出力
電圧を分圧する。この分圧された電圧を規準の電圧とし
て第１及び第２の抵抗器の接続点の規準電圧端子より出
力する。そして、この規準電圧を中心電圧として出力さ
れる所定周波数のディジタル信号より所望の交流波形を
形成する。
れているコントロールICであり、所定周波数のディジタ
ル信号を出力する端子と、ハイレベルの定電圧を出力す
るハイレベル電圧端子と、ローレベルの定電圧を出力す
るローレベル電圧端子を含むものである。第１及び第２
の抵抗器の直列回路は該ディジタルICのハイレベル電圧
端子とローレベル電圧端子間に接続され、この間の出力
電圧を分圧する。この分圧された電圧を規準の電圧とし
て第１及び第２の抵抗器の接続点の規準電圧端子より出
力する。そして、この規準電圧を中心電圧として出力さ
れる所定周波数のディジタル信号より所望の交流波形を
形成する。
これにより、ツェナーダイオードを用いることなく、
既存のディジタルICと抵抗器の直列回路を使用すること
により、調整を要することなく、所望の規準電圧が設定
される。また、ディジタルIC等の出力レベルを比較して
規準電圧を得る電源としては安価であると共に、温度変
化が規準電圧に影響を与えることはない。
既存のディジタルICと抵抗器の直列回路を使用すること
により、調整を要することなく、所望の規準電圧が設定
される。また、ディジタルIC等の出力レベルを比較して
規準電圧を得る電源としては安価であると共に、温度変
化が規準電圧に影響を与えることはない。
実施例 以下、本考案の好ましい実施例を図により説明する。
第１図は本考案の規準電源回路を示した回路図であ
る。第１図において、コントロールICとして使用される
ディジタルIC1はハイレベル電圧端子Ａとローレベル電
圧端子Ｂを有しており、ハイレベル電圧端子Ａはハイレ
ベル電圧VOHの定電圧を出力し、ローレベル電圧端子Ｂ
はローレベル電圧VOLの定電圧を出力する。このハイレ
ベル電圧端子Ａとローレベル電圧端子Ｂ間には、第１の
抵抗器R1及び第２の抵抗器R2の直列回路が接続される。
そして、第１の抵抗器R1及び第２の抵抗器R2の直列回路
の接続点からは規準電圧Vrefを出力する規準電圧端子２
が導出される。また、第１の抵抗器R1及び第２の抵抗器
R2は、所望の規準電圧Vrefを得るためにそれぞれ所定の
抵抗値に設定されている。なお、ディジタルIC1の端子
Ｃは所定周波数のディジタル信号を出力するための端子
である。
る。第１図において、コントロールICとして使用される
ディジタルIC1はハイレベル電圧端子Ａとローレベル電
圧端子Ｂを有しており、ハイレベル電圧端子Ａはハイレ
ベル電圧VOHの定電圧を出力し、ローレベル電圧端子Ｂ
はローレベル電圧VOLの定電圧を出力する。このハイレ
ベル電圧端子Ａとローレベル電圧端子Ｂ間には、第１の
抵抗器R1及び第２の抵抗器R2の直列回路が接続される。
そして、第１の抵抗器R1及び第２の抵抗器R2の直列回路
の接続点からは規準電圧Vrefを出力する規準電圧端子２
が導出される。また、第１の抵抗器R1及び第２の抵抗器
R2は、所望の規準電圧Vrefを得るためにそれぞれ所定の
抵抗値に設定されている。なお、ディジタルIC1の端子
Ｃは所定周波数のディジタル信号を出力するための端子
である。
第１図の回路において、第１の抵抗器R1及び第２の抵
抗器R2の直列回路は、ディジタルIC1のハイレベル電圧
端子Ａの出力電圧VOHとローレベル電圧端子Ｂの出力電
圧VOLとの電位差（VOH−VOL）を分圧する。分圧電圧は
第１の抵抗器R1の抵抗値と第２の抵抗器R2の抵抗値に比
例するものであり、この電圧を規準電圧Vrefとして規準
電圧端子２より出力する。すなわち、規準電圧Vrefは第
１の抵抗器R1と第２の抵抗器R2の抵抗値を任意に設定す
ることによって所望の電圧値を得ることができる。例え
ば、ハイレベル電圧VOHとローレベル電圧VOLとの中間の
規準電圧Vrefを得ようとするならば抵抗値をR1＝R2に設
定すればよい。
抗器R2の直列回路は、ディジタルIC1のハイレベル電圧
端子Ａの出力電圧VOHとローレベル電圧端子Ｂの出力電
圧VOLとの電位差（VOH−VOL）を分圧する。分圧電圧は
第１の抵抗器R1の抵抗値と第２の抵抗器R2の抵抗値に比
例するものであり、この電圧を規準電圧Vrefとして規準
電圧端子２より出力する。すなわち、規準電圧Vrefは第
１の抵抗器R1と第２の抵抗器R2の抵抗値を任意に設定す
ることによって所望の電圧値を得ることができる。例え
ば、ハイレベル電圧VOHとローレベル電圧VOLとの中間の
規準電圧Vrefを得ようとするならば抵抗値をR1＝R2に設
定すればよい。
次に、第１図の規準電源回路を使用して交流波形であ
る正弦波形を得るための回路図を第２図に示す。第２図
は、第１図の回路における第１の抵抗器R1と第２の抵抗
器R2の直列回路に、抵抗器RA及びRBの直列回路を並列に
接続し、これらの接続点同士を接続している。また、規
準電圧端子２は抵抗器R3を介してオペアンプ３のプラス
入力端子に接続され、プラス入力端子は抵抗器R4を介し
て接地される。一方、ディジタルIC1の出力端子Ｃは抵
抗器R5を介してオペアンプ３のマイナス入力端子に接続
されると共に、オペアンプ３の出力端子とマイナス入力
端子間には抵抗器R6とコンデンサC1の並列回路が接続さ
れる。
る正弦波形を得るための回路図を第２図に示す。第２図
は、第１図の回路における第１の抵抗器R1と第２の抵抗
器R2の直列回路に、抵抗器RA及びRBの直列回路を並列に
接続し、これらの接続点同士を接続している。また、規
準電圧端子２は抵抗器R3を介してオペアンプ３のプラス
入力端子に接続され、プラス入力端子は抵抗器R4を介し
て接地される。一方、ディジタルIC1の出力端子Ｃは抵
抗器R5を介してオペアンプ３のマイナス入力端子に接続
されると共に、オペアンプ３の出力端子とマイナス入力
端子間には抵抗器R6とコンデンサC1の並列回路が接続さ
れる。
第２図の回路について簡単に説明すると、規準電圧端
子２の規準電圧Vrefはオペアンプ３のプラス入力端子に
入力され、この規準電圧がオペアンプ３から出力される
正弦波形の中心電圧となる。そして、ディジタルIC1の
端子Ｃから所定周波数のディジタル出力信号がオペアン
プ３のマイナス入力端子に入力され、抵抗R5及びコンデ
ンサC1によって積分されて同一周波数の正弦波形がオペ
アンプ３から出力されるものである。ここで、抵抗器RA
及びRBは、ディジタルIC1から出力されるハイレベル電
圧VOHとローレベル電圧VOLの内部抵抗に差がある場合、
規準電圧Vrefに影響を与えることを防止するために、そ
の差をなくすことを目的として設けられたものである。
従って、ハイレベル電圧VOHとローレベル電圧VOLの内部
抵抗に差がない場合には、抵抗器RA及びRBは不用であ
る。
子２の規準電圧Vrefはオペアンプ３のプラス入力端子に
入力され、この規準電圧がオペアンプ３から出力される
正弦波形の中心電圧となる。そして、ディジタルIC1の
端子Ｃから所定周波数のディジタル出力信号がオペアン
プ３のマイナス入力端子に入力され、抵抗R5及びコンデ
ンサC1によって積分されて同一周波数の正弦波形がオペ
アンプ３から出力されるものである。ここで、抵抗器RA
及びRBは、ディジタルIC1から出力されるハイレベル電
圧VOHとローレベル電圧VOLの内部抵抗に差がある場合、
規準電圧Vrefに影響を与えることを防止するために、そ
の差をなくすことを目的として設けられたものである。
従って、ハイレベル電圧VOHとローレベル電圧VOLの内部
抵抗に差がない場合には、抵抗器RA及びRBは不用であ
る。
一方、第３図（Ａ），（Ｂ）に示すように、ハイレベ
ル電圧VOHとローレベル電圧VOLの内部抵抗に差がある場
合であっても、どちらかの内部抵抗が無視し得る場合、
第２図における抵抗器RA及びRBは不要となる。
ル電圧VOHとローレベル電圧VOLの内部抵抗に差がある場
合であっても、どちらかの内部抵抗が無視し得る場合、
第２図における抵抗器RA及びRBは不要となる。
第３図（Ａ）は、ハイレベル電圧VOHの内部抵抗が無
視可能な場合を示す。第１の抵抗器R10及び第２の抵抗
器R11の直列回路をIC1の電源電圧VccとIC1のローレベル
電圧端子Ｂの間に接続し、直列回路の接続点を規準電圧
（規準電圧端子２）としたものである。
視可能な場合を示す。第１の抵抗器R10及び第２の抵抗
器R11の直列回路をIC1の電源電圧VccとIC1のローレベル
電圧端子Ｂの間に接続し、直列回路の接続点を規準電圧
（規準電圧端子２）としたものである。
第３図（Ｂ）は、ローレベル電圧VOLの内部抵抗が無
視可能な場合を示す。第１の抵抗器R12及び第２の抵抗
器R13の直列回路をハイレベル電圧端子ＡとIC1のグラン
ドレベレGND間に接続し、直列回路の接続点を規準電圧
（規準電圧端子２）としたものである。
視可能な場合を示す。第１の抵抗器R12及び第２の抵抗
器R13の直列回路をハイレベル電圧端子ＡとIC1のグラン
ドレベレGND間に接続し、直列回路の接続点を規準電圧
（規準電圧端子２）としたものである。
これらは、デジタルIC1から一定に出力されるローレ
ベル電圧VOL又は、ハイレベル電圧VOHによりIC電源電圧
Vcc又は、グランドレベルGND間を第１の抵器R10（R12）
及び第２の抵抗器R11（R13）によって分圧し規準電圧端
子２より規準電圧Vrefを出力するものである。すなわ
ち、デジタルIC1のハイレベル電圧端子又は、ローレベ
ル電圧端子Ｂのいずれかを使用しているために、同IC1
の他の出力と比較するような場合、出力端子の内部抵抗
差を考慮する必要はない。この場合第１図と同様に第１
及び第２の抵抗器R10（R12），R11（R13）の抵抗値を設
定することにより、所望の規準電圧Vrefが得られる。
ベル電圧VOL又は、ハイレベル電圧VOHによりIC電源電圧
Vcc又は、グランドレベルGND間を第１の抵器R10（R12）
及び第２の抵抗器R11（R13）によって分圧し規準電圧端
子２より規準電圧Vrefを出力するものである。すなわ
ち、デジタルIC1のハイレベル電圧端子又は、ローレベ
ル電圧端子Ｂのいずれかを使用しているために、同IC1
の他の出力と比較するような場合、出力端子の内部抵抗
差を考慮する必要はない。この場合第１図と同様に第１
及び第２の抵抗器R10（R12），R11（R13）の抵抗値を設
定することにより、所望の規準電圧Vrefが得られる。
なお、本考案の規準電源回路を使用して交流波形を得
る場合、上述の実施例の如く正弦波形に限らず、余弦波
形を得る場合でも同様であり、また矩形の交流波形を形
成する場合も同様である。
る場合、上述の実施例の如く正弦波形に限らず、余弦波
形を得る場合でも同様であり、また矩形の交流波形を形
成する場合も同様である。
考案の効果 以上のように本考案によれば、ハイレベル電圧及びロ
ーレベル電圧を出力するディジタルICと第１の抵抗器及
び第２の抵抗器の直列回路とで生成した規準電圧に基づ
いて出力される所定周波数のディジタル信号より所望の
交流波形を得ることにより、ツェナーダイオードや可変
抵抗器を必要としないため、回路を構成する部品点数が
少なく簡易的かつ安価であり、ディジタルICの出力比較
の規準電源として温度の影響を受けないようにすること
ができる。
ーレベル電圧を出力するディジタルICと第１の抵抗器及
び第２の抵抗器の直列回路とで生成した規準電圧に基づ
いて出力される所定周波数のディジタル信号より所望の
交流波形を得ることにより、ツェナーダイオードや可変
抵抗器を必要としないため、回路を構成する部品点数が
少なく簡易的かつ安価であり、ディジタルICの出力比較
の規準電源として温度の影響を受けないようにすること
ができる。
第１図は本考案の規準電源回路を示した回路図、第２図
は本考案の規準電源回路を用いて正弦波形を得るための
回路図、第３図は第２図における出力電圧の内部抵抗の
差を補償した回路図、第４図は従来の規準電圧を得るた
めの回路図である。 １……ディジタルIC、２……規準電圧端子、Ａ……ハイ
レベル電圧端子、Ｂ……ローレベル電圧端子、R1……第
１の抵抗器、R2……第２の抵抗器。
は本考案の規準電源回路を用いて正弦波形を得るための
回路図、第３図は第２図における出力電圧の内部抵抗の
差を補償した回路図、第４図は従来の規準電圧を得るた
めの回路図である。 １……ディジタルIC、２……規準電圧端子、Ａ……ハイ
レベル電圧端子、Ｂ……ローレベル電圧端子、R1……第
１の抵抗器、R2……第２の抵抗器。
Claims (1)
- 【請求項１】所定の交流波形を得るために、その規準と
なる電圧を設定する規準電源回路において、 規準電圧に基づいて前記交流波形を得る所定周波数のデ
ィジタル信号を出力する端子を備えると共に、該規準電
圧を生成する元となるハイレベル電圧及びローレベル電
圧を出力するハイレベル電圧端子及びローレベル電圧端
子を備えるディジタルICと、 該ハイレベル電圧端子とローレベル電圧端子間に、該各
端子から出力されるハイレベル電圧及びローレベル電圧
の内部抵抗に応じて接続された第１及び第２の抵抗器か
らなる直列回路と、 該直列回路の第１及び第２の抵抗器の接続点であって、
該直列回路によって分圧された電圧を前記規準電圧とし
て出力する規準電圧端子とを有する構成とした規準電源
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989073296U JPH087462Y2 (ja) | 1989-06-22 | 1989-06-22 | 規準電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989073296U JPH087462Y2 (ja) | 1989-06-22 | 1989-06-22 | 規準電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0313513U JPH0313513U (ja) | 1991-02-12 |
| JPH087462Y2 true JPH087462Y2 (ja) | 1996-03-04 |
Family
ID=31611994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989073296U Expired - Fee Related JPH087462Y2 (ja) | 1989-06-22 | 1989-06-22 | 規準電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH087462Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8837144B1 (en) | 2004-05-10 | 2014-09-16 | Think Products, Inc. | Locking assembly for electronic tablet and other devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024488B2 (ja) * | 1974-12-06 | 1985-06-13 | キヤノン株式会社 | 電源装置 |
| JPS6416113A (en) * | 1987-07-10 | 1989-01-19 | Hitachi Ltd | Voltage/current converting circuit |
-
1989
- 1989-06-22 JP JP1989073296U patent/JPH087462Y2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8837144B1 (en) | 2004-05-10 | 2014-09-16 | Think Products, Inc. | Locking assembly for electronic tablet and other devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313513U (ja) | 1991-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061900A (en) | Self-zeroing amplifier | |
| GB2084826A (en) | Full-wave rectifying circuit | |
| US3934200A (en) | Tachometer circuit | |
| US4614916A (en) | Circuit for transforming direct-current signals | |
| JPS6359197B2 (ja) | ||
| US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
| US6445219B1 (en) | Method and circuit configuration for converting a frequency signal to a DC voltage | |
| US6650179B2 (en) | Integrated error amplifier | |
| US20040140843A1 (en) | Integrator circuit | |
| JP3440482B2 (ja) | 切替回路 | |
| JP2832198B2 (ja) | レベルシフト回路 | |
| JP3199098B2 (ja) | フイールドバスのインタフエイス回路 | |
| JP3066803B2 (ja) | バイアス電源回路 | |
| JPH0284687A (ja) | ディスプレイモニタのオートトラッキング回路 | |
| JPH0136345Y2 (ja) | ||
| JP2911977B2 (ja) | 発振回路 | |
| JPH04371011A (ja) | モノリシックフィルタ回路 | |
| JPH0792204A (ja) | コンパレータ回路 | |
| JP3151986B2 (ja) | 磁気センサ装置 | |
| KR930005472Y1 (ko) | 출력 레벨 보정회로 | |
| JPS6117628Y2 (ja) | ||
| KR930005170Y1 (ko) | A/d 변환기 칩 누설전류 보상회로 | |
| JPH01300616A (ja) | シュミット回路の反転レベル制御回路 | |
| JPS60117805A (ja) | 電流源回路 | |
| JPH11312021A (ja) | レギュレータ回路及びそれの出力電圧の調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |