JPS60200339A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS60200339A JPS60200339A JP5551084A JP5551084A JPS60200339A JP S60200339 A JPS60200339 A JP S60200339A JP 5551084 A JP5551084 A JP 5551084A JP 5551084 A JP5551084 A JP 5551084A JP S60200339 A JPS60200339 A JP S60200339A
- Authority
- JP
- Japan
- Prior art keywords
- option
- control
- microprogram
- cpu
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は情報処理装置に係り、特にその制御記憶域をそ
の容量的制限なしに拡張し得るようにした情報処理装置
に関する。
の容量的制限なしに拡張し得るようにした情報処理装置
に関する。
（ｏ）技術の背景
マイクロプログラム制御により動作する情報処理装置に
おいて、その機能を拡張しようとする場合に、その拡張
される機能に対応するマイクロプログラムが中央処理装
置によってアクセスし得るように構成されねばならない
。
おいて、その機能を拡張しようとする場合に、その拡張
される機能に対応するマイクロプログラムが中央処理装
置によってアクセスし得るように構成されねばならない
。
そのような場合に、そのアクセスが可能な限り制限を受
けないことが望ましい。
けないことが望ましい。
しかしながら、上述のような装置構成における従来の技
法は限定された範囲でのみ上述のような要求を満たし得
るに過ぎず、機能の拡張に支障を来しているので、これ
を解決し得る技術手段の開発への要求が強く存在する。
法は限定された範囲でのみ上述のような要求を満たし得
るに過ぎず、機能の拡張に支障を来しているので、これ
を解決し得る技術手段の開発への要求が強く存在する。
（ハ）従来技術と問題点
従来、マイクロプログラム制御による情報処理装置にお
いて、その機能拡張に対処するため、第１図に示すよう
にマイクロプログラム記憶域として基本部Ｃのほかに、
オプション部ＯＰを付加し得る構成になっている。この
ような構成において、オプション部ＯＰの容量を例えば
ｕ５”とし、そのオプションマイクロプログラムとして
大きさ“３゛のマイクロプログラムの、大きさ２”のマ
イクロプログラム■及び大きさ“１”のマイクロプログ
ラム◎があったとすると、■と■、■と◎又は◎と■の
オプション選択は可能であるが、■、■及び◎の同士、
４選択は不可であるというオプション選択上における大
きな制限が存在する。
いて、その機能拡張に対処するため、第１図に示すよう
にマイクロプログラム記憶域として基本部Ｃのほかに、
オプション部ＯＰを付加し得る構成になっている。この
ような構成において、オプション部ＯＰの容量を例えば
ｕ５”とし、そのオプションマイクロプログラムとして
大きさ“３゛のマイクロプログラムの、大きさ２”のマ
イクロプログラム■及び大きさ“１”のマイクロプログ
ラム◎があったとすると、■と■、■と◎又は◎と■の
オプション選択は可能であるが、■、■及び◎の同士、
４選択は不可であるというオプション選択上における大
きな制限が存在する。
（ニ）発明の目的
本発明は上述したような従来装置の有する欠点に鑑めて
創案されたもので、その目的は中央処理装置からみたい
づれのオプション部も中央処理装置からアクセス可能な
範囲にあるように構成して、上記制限を一掃した制御記
↑、ａ拡張機を備えた情報処理装置を提供することにあ
る。
創案されたもので、その目的は中央処理装置からみたい
づれのオプション部も中央処理装置からアクセス可能な
範囲にあるように構成して、上記制限を一掃した制御記
↑、ａ拡張機を備えた情報処理装置を提供することにあ
る。
（ホ）発明の構成
そして、この目的達成のため、本発明装置は中央処理装
置によってアクセスされるマイクロプログラムの制御に
より動作される情報処理装置において、その制御記憶域
を基本制御記憶域といづれも該基本制御記憶域ａ域のア
ドレス範囲と合わせて上記中央処理装置によってアクセ
スされ得るアドレス範囲を割り当てられている複数の拡
張制御記憶域とで構成すると共に、これら拡張制御記憶
域の選択的使用を１ｉｌＪ御する拡張制御記憶域制御手
段を設けて制御記憶域の量的変更を生ぜしめるように構
成した、ものである。
置によってアクセスされるマイクロプログラムの制御に
より動作される情報処理装置において、その制御記憶域
を基本制御記憶域といづれも該基本制御記憶域ａ域のア
ドレス範囲と合わせて上記中央処理装置によってアクセ
スされ得るアドレス範囲を割り当てられている複数の拡
張制御記憶域とで構成すると共に、これら拡張制御記憶
域の選択的使用を１ｉｌＪ御する拡張制御記憶域制御手
段を設けて制御記憶域の量的変更を生ぜしめるように構
成した、ものである。
（〜）発明の実施例
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第２図は本発明の一実施例要部の構成を示す。
この図は中央処理装置（以下、ＣＰＵと略称する。）に
よってアクセスされるマイクロプログラムにより動作さ
れる情報処理装置の制御記憶域及びその制御手段の構成
を示す。Ｃは制御記憶域（マイクロプログラム領域）の
基本部（基本制御記憶域）で、その中にはＮ個のオプシ
ョン部（拡張制御記憶域）ＯＰＩ、ＯＦ２． ・・・Ｏ
ＰＮを選択的に基本部ｌに結合させてＣＰＵによるアク
セスに適合した制御記憶域を生成せしめていくためのマ
イクロプログラムを記憶するオプション制御部ＣＸがあ
る。そして、オプション部ｏｐｉ、ｏｐ２、・・・ＯＰ
Ｎはいづれも、基本部１に結合されてＣＰＵによる使用
に組み入れられるとき、ＣＰＵによるアクセスが可能で
あるアドレスＡＸＯ・・・ＡＸＥを有する。このアドレ
スは通例、基本部１にアドレス的に完全な連続性をもっ
て構成されるが、ＣＰＵによるアクセスが可能であると
いう条件の下で上述連続性は必要に応じて保たれていな
くてもよい。
よってアクセスされるマイクロプログラムにより動作さ
れる情報処理装置の制御記憶域及びその制御手段の構成
を示す。Ｃは制御記憶域（マイクロプログラム領域）の
基本部（基本制御記憶域）で、その中にはＮ個のオプシ
ョン部（拡張制御記憶域）ＯＰＩ、ＯＦ２． ・・・Ｏ
ＰＮを選択的に基本部ｌに結合させてＣＰＵによるアク
セスに適合した制御記憶域を生成せしめていくためのマ
イクロプログラムを記憶するオプション制御部ＣＸがあ
る。そして、オプション部ｏｐｉ、ｏｐ２、・・・ＯＰ
Ｎはいづれも、基本部１に結合されてＣＰＵによる使用
に組み入れられるとき、ＣＰＵによるアクセスが可能で
あるアドレスＡＸＯ・・・ＡＸＥを有する。このアドレ
スは通例、基本部１にアドレス的に完全な連続性をもっ
て構成されるが、ＣＰＵによるアクセスが可能であると
いう条件の下で上述連続性は必要に応じて保たれていな
くてもよい。
ＣＲは切替えレジスタ（記憶手段）で、オプション部Ｏ
Ｐ１．ＯＰ２・・・ＯＰＮのうちのいづれかを基本部１
に結合させてＣＰＵによるアクセスに適合した制御記憶
域を生成するための指示情？ｌＩ２１Ｊｔ）切替え情報
を一時保持するためのものであり、その情報はＣＸのマ
イクロプログラムによって書き替え得るようになってい
る。
Ｐ１．ＯＰ２・・・ＯＰＮのうちのいづれかを基本部１
に結合させてＣＰＵによるアクセスに適合した制御記憶
域を生成するための指示情？ｌＩ２１Ｊｔ）切替え情報
を一時保持するためのものであり、その情報はＣＸのマ
イクロプログラムによって書き替え得るようになってい
る。
次に、上述のような構成を要部とする本発明装置の動作
を説明する。
を説明する。
説明の都合上、オプション部ＯＰ１にオプションマイク
ロプログラムのが、又オプションＯＰ２にオプションマ
イクロプログラム■が格納されていて、基本部Ｃのマイ
クロプログラムがＣＰＵによってアクセスされて動作に
係わり合っている状態〔この場合にはＣＲはその動作に
関係のない値（例えば、成るオプションマイクロプログ
ラムから基本マイクロプログラムへ制御が移った場合の
、そのオプション部のための指定情報値）がセットされ
ている〕において、オプションマイクロプログラムのか
ら割込みが生じたとする（第３図参照）。
ロプログラムのが、又オプションＯＰ２にオプションマ
イクロプログラム■が格納されていて、基本部Ｃのマイ
クロプログラムがＣＰＵによってアクセスされて動作に
係わり合っている状態〔この場合にはＣＲはその動作に
関係のない値（例えば、成るオプションマイクロプログ
ラムから基本マイクロプログラムへ制御が移った場合の
、そのオプション部のための指定情報値）がセットされ
ている〕において、オプションマイクロプログラムのか
ら割込みが生じたとする（第３図参照）。
そうすると、それまでＣにあった制御を一旦ＣＸへ移し
、そこでＣのマイクロプログラムの割込みアドレス“Ａ
Ｏ″割込み復帰アドレスとして確保し且つＣＲ（この時
点までは上述と同じ値にある。）を制御してＣＲに“１
”をセットし、制御をオプションマイクロプログラムの
へ移してＣＰＵによるアクセスによりその実行に入って
行く。
、そこでＣのマイクロプログラムの割込みアドレス“Ａ
Ｏ″割込み復帰アドレスとして確保し且つＣＲ（この時
点までは上述と同じ値にある。）を制御してＣＲに“１
”をセットし、制御をオプションマイクロプログラムの
へ移してＣＰＵによるアクセスによりその実行に入って
行く。
このオプションマイクロプログラム■の実行途中の成る
マイクロプログラムアドレス“ＡＸ１″でオプションマ
イクロプログラム■から割込みが生ずると、この場合も
上記と同様、一旦ＣＸに制御を移し、そこでオプション
マイクロプログラム■の割込みアＦルス゛’ＡＸＩ”を
割込み復帰アドレスどして確保し且つ“１゛をセットし
ているＣＲを制御してＣＲに２”をセントし、制御をオ
プションマイクロプログラム■へ移してＣＰＵによるア
クセスによりその実行に入る。
マイクロプログラムアドレス“ＡＸ１″でオプションマ
イクロプログラム■から割込みが生ずると、この場合も
上記と同様、一旦ＣＸに制御を移し、そこでオプション
マイクロプログラム■の割込みアＦルス゛’ＡＸＩ”を
割込み復帰アドレスどして確保し且つ“１゛をセットし
ているＣＲを制御してＣＲに２”をセントし、制御をオ
プションマイクロプログラム■へ移してＣＰＵによるア
クセスによりその実行に入る。
そのオプションマイクロプログラム■の処理が終了した
なら、一旦制御をＣＸへ移して割込み復帰アドレス″Ａ
ＸＩ”の確保及びＣＲへの１″のセントを生ぜしめて制
御をオプションマイクロプログラム■へ移し、その残部
の処理に入る。
なら、一旦制御をＣＸへ移して割込み復帰アドレス″Ａ
ＸＩ”の確保及びＣＲへの１″のセントを生ぜしめて制
御をオプションマイクロプログラム■へ移し、その残部
の処理に入る。
オプションマイクロプログラム■での処理終了後、一旦
制御をＣＸへ移して割込み復帰アドレス“ＡＯ”の確保
及びＣＲ（この場合無関係）の制御を生ぜしめ、これに
より制御はＣへ移されてその実行に入る。
制御をＣＸへ移して割込み復帰アドレス“ＡＯ”の確保
及びＣＲ（この場合無関係）の制御を生ぜしめ、これに
より制御はＣへ移されてその実行に入る。
このような処理は、オプション部の数とは無関係にＣＸ
によるオプション部の統合的な制御により、いづれのオ
プション部をも上述のようなアドレス割付けの範囲内で
任意に基本部Ｃに結合させつつ進行させ得るから、オプ
ションマイクロプログラムがどのオプション部に格納さ
れているかを意識する必要性もなく、そのようなオプシ
ョン部の割当てにおいてオプションマイクロプログラム
に何らの変更も要することなく、オプション部選択を拡
大することもできるし、又縮小することもできる。
によるオプション部の統合的な制御により、いづれのオ
プション部をも上述のようなアドレス割付けの範囲内で
任意に基本部Ｃに結合させつつ進行させ得るから、オプ
ションマイクロプログラムがどのオプション部に格納さ
れているかを意識する必要性もなく、そのようなオプシ
ョン部の割当てにおいてオプションマイクロプログラム
に何らの変更も要することなく、オプション部選択を拡
大することもできるし、又縮小することもできる。
なお、上記説明においては、各オプション部が同一容量
でなげらればならないかの如くに理解される虞れのある
ことを憚かって、ＣＰＵによるアクセス可能範囲以内の
容量であってもよいことを付言しておく。又、Ｃｘのマ
イクロプログラム機能をハード的に構成してもよい。
でなげらればならないかの如くに理解される虞れのある
ことを憚かって、ＣＰＵによるアクセス可能範囲以内の
容量であってもよいことを付言しておく。又、Ｃｘのマ
イクロプログラム機能をハード的に構成してもよい。
（１）発明の効果
以上述べたように、本発明によれば、
■オプション選択の制限を排除し得て、■これにより、
オプション機能の拡充を自由になし得る、等の効果が得
られる。
オプション機能の拡充を自由になし得る、等の効果が得
られる。
第１図は従来のマイクロプログラム制御で動作される情
報処理装置での機能拡張を阻害している原因を説明する
ための図、第２図は本発明の一実施例要部の構成を示す
図、第３図は第２図実施例の一動作態様例を図解して示
す図である。 図中、Ｃは基本部、ＣＸはオプション制御部、ＯＰＩ、
ＯＦ２． ・・・ＯＰＮはオプション部、ＣＲは切替え
レジスタである。 特許出願人 富士通株式会汁 代理人 弁 理 士 検量 宏四斡 第１図 第２図 第３図
報処理装置での機能拡張を阻害している原因を説明する
ための図、第２図は本発明の一実施例要部の構成を示す
図、第３図は第２図実施例の一動作態様例を図解して示
す図である。 図中、Ｃは基本部、ＣＸはオプション制御部、ＯＰＩ、
ＯＦ２． ・・・ＯＰＮはオプション部、ＣＲは切替え
レジスタである。 特許出願人 富士通株式会汁 代理人 弁 理 士 検量 宏四斡 第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 （１１中央処理装置によってアクセスされるマイクロプ
ログラムの制御により動作される情報処理装置において
、その制御記憶域を基本制御記憶域といづれも該基本制
御記憶域のアドレス範囲と合わせて上記中央処理装置に
よってアクセスされ得るアドレス範囲を割り当てられて
いる複数の拡張制御記憶域とで構成すると共にこれら拡
張制御記憶域の選択的使用を制御する拡張制御記憶域制
御手段を設けて制御記憶域の量的変更を生ぜしめるよう
に構成したことを特徴とする情報処理装置。 （２） 上記拡張制御記憶制御手段は上記複数の拡張制
御記憶域のための切゛替え情報を記憶する記憶手段と、
該記憶手段の切替え情報に応答しつつ上記拡張制御記憶
域の切替えを統合的に生せしめるマイクロプログラムと
により構成されていることを特徴とする特許請求の範囲
第１項記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5551084A JPS60200339A (ja) | 1984-03-23 | 1984-03-23 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5551084A JPS60200339A (ja) | 1984-03-23 | 1984-03-23 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60200339A true JPS60200339A (ja) | 1985-10-09 |
Family
ID=13000675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5551084A Pending JPS60200339A (ja) | 1984-03-23 | 1984-03-23 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200339A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617440A (en) * | 1979-07-23 | 1981-02-19 | Fujitsu Ltd | Memory sharing system |
| JPS5633753A (en) * | 1979-08-27 | 1981-04-04 | Shimadzu Corp | Extended memory control device of microcomputer |
| JPS5914060A (ja) * | 1982-07-15 | 1984-01-24 | Matsushita Electric Works Ltd | メモリバンク切換回路 |
-
1984
- 1984-03-23 JP JP5551084A patent/JPS60200339A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617440A (en) * | 1979-07-23 | 1981-02-19 | Fujitsu Ltd | Memory sharing system |
| JPS5633753A (en) * | 1979-08-27 | 1981-04-04 | Shimadzu Corp | Extended memory control device of microcomputer |
| JPS5914060A (ja) * | 1982-07-15 | 1984-01-24 | Matsushita Electric Works Ltd | メモリバンク切換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3478322A (en) | Data processor employing electronically changeable control storage | |
| US5832251A (en) | Emulation device | |
| US5652844A (en) | Flexible pin configuration for use in a data processing system during a reset operation and method therefor | |
| US5623687A (en) | Reset configuration in a data processing system and method therefor | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH05165718A (ja) | 処理システム | |
| JP3530886B2 (ja) | マイクロコントローラ | |
| JPS62285152A (ja) | デ−タ処理装置 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH0628243A (ja) | 半導体集積回路 | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JP2731618B2 (ja) | エミュレータ | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JPH08339303A (ja) | Ｏｓ切換装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS5849903B2 (ja) | 計算機並列接続システム | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JPS6229813B2 (ja) | ||
| JPS6126699B2 (ja) | ||
| JPS60132254A (ja) | デ−タ処理装置 | |
| JPS5999551A (ja) | アドレス生成回路 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPS5914063A (ja) | マイクロコンピユ−タのスタ−トアツプ方式 |