JPS60200533A - アニ−リング法及びそれに用いる装置 - Google Patents

アニ−リング法及びそれに用いる装置

Info

Publication number
JPS60200533A
JPS60200533A JP59057109A JP5710984A JPS60200533A JP S60200533 A JPS60200533 A JP S60200533A JP 59057109 A JP59057109 A JP 59057109A JP 5710984 A JP5710984 A JP 5710984A JP S60200533 A JPS60200533 A JP S60200533A
Authority
JP
Japan
Prior art keywords
substrate
annealing method
vacuum chamber
annealing
annealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59057109A
Other languages
English (en)
Inventor
Tadashi Serikawa
正 芹川
Akio Okamoto
章雄 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59057109A priority Critical patent/JPS60200533A/ja
Publication of JPS60200533A publication Critical patent/JPS60200533A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90Thermal treatments, e.g. annealing or sintering

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 丸l豆立立1 本発明は、半導体基板や、半導体薄膜を形成している基
板などにアニールを施ずアニーリング法、及びそれに用
いる装置に関する。
翌1豆豊1月 半導体基板や、半導体薄膜を形成している基板などに、
半導体基板や、半導体薄膜を構成している半導体を結晶
化させたり、半導体基板や、半導体薄膜を構成している
半導体結晶の粒径を大にしたりするために、アニールを
施ずアニーリング法として、従来、基板をヒータによっ
て加熱1°ることによってアニールを施ず、という熱ア
ニーリング法が提案されている。
しかしながら、この熱アニーリング法の場合、熱慣性の
ために、基板にアニールを施″LJ一時間を短くするこ
とができないことから、基板にアニールを短い時間だけ
IMす”必要がある場合、それを満足させることができ
ない、という欠点を有していた。
また、基板全体が加熱されるため、基板の表面側のみに
、局部的に、アニールを施す必要がある場合も、それを
満足させることができない、という欠点を有していた。
また、半導体基板や、半導体i[を形成している基板な
どにアニールを施ず他のアニーリング法として、従来、
レーザ光ビームを用いて基板を走査することによってア
ニールを施す、というレーザアニーリング法、及び電子
線ビームを用いて、同様に、基板を走査することによっ
てアニールを施す、という電子線アニーリング法も提案
されている。
このようなレーザアニーリング法及び電子線アニーリン
グ法の場合、基板にアニーリングを施す時間を熱アニー
リング法に比し短くすることができ、また、基板の表面
側のみに、局部的に、アニーリングを施すことができる
ので、上述した熱アニーリング法の欠点を有しない、と
いう特徴を有する。
しかしながら、レーザアニーリング法及び電子線アニー
リング法の場合、基板をビームによっ゛C走査すること
によってアニールが施されるので、大きな面積を有する
基板に対するアニーリングに時間がかかるとともに、基
板上に、ビームによって重複走査される領域が生じたり
、アニーリングされない領域が生じたりし、基板に、各
部均一にアニーリングを施すことができない、という欠
点を有していた。
また、半導体基板や、半導体薄膜を形成している基板な
どにアニールを施す他のアニーリング法として、従来、
基板に赤外線ランプからの赤外線を照射させることによ
ってアニールを施1ランプアニーリング法も提案されて
いる。
このランプアニーリング法の場合、レーザアニーリング
法及び電子線アニーリング法の場合と同様に、基板にア
ニーリングを短い時間施すことができ、また、基板の表
面側のみに、局部的に、アニーリングを施すことができ
るので、上述した熱アニーリング法の欠点を有しないと
ともに、基板の全面に対し、−挙に、アニーリングを施
すことができるので、上述したレーザアニーリング法及
び電子線アニーリング法の欠点を有しない、という特徴
を有する。
しかしながら、ランプアニーリング法の場合、基板上で
の赤外線の照度強度の分布に、不均一性を有するため、
基板の全面に、各部均一に、アニーリングを施すことが
できない、という欠占を右l、でいたー 木刀」し欠吐仰 よって、本発明は、上述した従来のアニーリング法の欠
点のない、新規なアニーリング法を提案せんとするもの
である。
また、本発明は、上述したアニーリング法の欠点を伴う
ことなしに基板にアニーリングを施すことができる、新
規な装置を提案せんとするものである。
水i+とl丞 本願第1番目の発明によるアニーリング法によれば、真
空槽内にアニールされるべき基板を配し、そして、真空
槽内の基板上の領域において、基板の板面に沿う方向の
成分を有する磁界を与えた状態で、ガスのグロー放電を
生ぜしめ、そのグロー放電により生成されている高エネ
ルギを有するイオンを基板に衝突させることによって、
基板にアニールを施す。
このような本願第1番目の発明によるアニーリング法に
よれば、上述した従来の熱アニーリング法の場合に比し
、基板に対づるアニールを施す時間を短くすることがで
き、また、レーザアニーリング法及び電子線アニーリン
グ法の場合に比し、基板上に、広い領域に亘り、しかも
その領域でランプアニーリング法の場合のように各部均
一になることなしに、アニールをyMtことができるな
どの理由で、上述した従来の熱アニルリング法、レーザ
アニーリング法、電子線アニーリング法及びランプアニ
ーリング法の欠点を有しない、という特徴を有する。
また、本願第2番目の発明によるアニーリング法に用い
る装置によれば、アニールされる基板が配され、且つグ
ロー放電されるガスが導入される真空槽と、その真空槽
内の基板上の領域に、基板の板面に沿う成分を有する磁
界を与える手段と、真空槽内の基板上の領域に、ガスの
グロー放電を生成させる手段とを有している。
このような本願第2番目の発明によるアニーリング法に
用いる装置によれば、それを用いて、基板に、上述した
従来の熱アニーリング法、レーザアニーリング法、電子
線アニーリング法及びランプアニーリング法の欠点を伴
うことなしに、アニールを施ずことができるとともに、
構造が簡単である、という特徴を有する。
さらに、本願第3番目の発明によるアニーリング法によ
用いる装置によれば、アニールされる基板が配され、且
つグロー放電されるガスが導入される真空槽と、その真
空槽内の上記基板上の領域に、基板の板面に沿う成分を
有する磁界を与える手段と、真空槽内の基板上の領域に
、ガスのグロー放電を生成させる手段と、基板と磁界を
与える手段とを、基板の板面に沿う方向に相対的に移動
させる手段とを有する。
このような本願第3番目の発明によるアニーリング法に
用いる装置によれば、それを用いて、本願第2番目の発
明によるアニーリング法に用いる装置の場合に比しざら
に効果的に、基板に7ニールを施すことができる、とい
う特徴を有する。
のf゛な−j 第1図は、本発明によるアニーリング法の実施例及びそ
れに用いる本発明による装置の実施例を示す。
まず、本発明によるアニーリング法に用いる装置の実施
例を述べるに、それは、次に述べる構成を右する。
す゛なわち、カス導入口2とガス排出口3とを有する真
空槽1を有する。この真空槽1は、導電性材で製造され
ている。
しかして、この真空槽1内に、例えば直方形の室4を形
成している電極5が配されている。
この場合、電極5は、真空槽1の底壁1bを貴通し、そ
の底壁1bに気密に保持されている導電性支社6の遊端
に取イ」りられている。
また、電極5によって形成されている室4内に、長方形
を有し且つ相対向する端面側をそれぞれN極及びS極と
している板状の永久磁石6が、そのS極側の端面を電極
5の上壁5aの内面に固着した状態で配され、相対向す
る端面側をそれぞれN極及びS極としている四角筒状永
久磁石7が、永久磁石6を取囲むように、且つN極側の
端面を電極5の上壁5aの内面に固着した状態で配され
ている。この場合、永久磁石6及び7が、その電極5の
上壁5a側とは反対側において、磁極板8によって連結
されている。
また、真空槽1内に、アニールされるべき基板15を載
置する基板載置板10を、電極5の上壁5aの上面が形
成している基板載置板案内面9上において、連結機構1
2を介して、永久磁石6の板面と直交する方向に往復移
動させる基板載置板駆動装置11が配されている。
以上が、本発明によるアニーリング法に用いる装置の一
例構成である。
次に、このような構成を有する本発明によるアニーリン
グ法に用いる装置を用いた本発明によるアニーリング法
の一例を述べよう。
まず、真空槽1に基板載置板10を用いてアニールされ
るべき基板15を、電極5上に配置する。また、基板載
置板10を連結機構12を介して基板載置板駆動装置1
1に連結しておく。
次に、真空槽1内をそのガス排気口3を介して排気して
後、真空槽1内に、ヘリウム、ネオン、アルゴン、クリ
プトン、キセノンなどの不活性ガスや、水素、酸素、窒
素、弗素、塩素などの活性ガスや、それら不活性ガス及
び活性ガスの混合ガスなどを、真空槽1内が例えば01
pa〜1000aの圧力になるように導入する。
このような状態で、真空槽1と電極5との間に、導電性
支柱6を介して、数百V乃至数KVの高周波電圧、また
は電極5側を負とする数白V乃至数KVの直流電圧を印
加さ「る。
しかるときは、真空槽1の基板15上の領域に、ガスの
グロー放電20が生ずる。
そして、この場合、真空槽1内のグロー放電20が生じ
ている領域中、真空槽1内の基板15上の領域に、永久
磁石6及び7間に延長している磁界が生じているが、そ
の磁界は、基板15の板面に沿う成分19を有する。こ
のため、グロー放電20により生成されるプラズマの密
度が、上述した磁界の基板15の板面に沿う成分19が
得られている領域21において、他の領域よりも高い。
このため、グロー放電20により生成された数百eV乃
至数KeVという高エネル1!を有するイオンが、基板
15に衝突する。
この結果、高エネルギを有するイオンのエネルギによっ
て、基板15に、その表面からアニールが施される。
この場合、基板載置板駆動装ff11を駆動させること
によって、高エネルギを右するエネルギによる基板15
に対するアニールを、各部均一に施すことができる。
以上が、本発明を用いた本発明によるアニーリング法の
一例である。
このような本発明によるアニーリング法によれば、グロ
ー放電により生成されている高エネルギを有するイオン
を、基板15に衝突さゼることによって、基板15にア
ニールを施しているので、従来の熱アニルリング法の欠
点を伴うことがない、という特徴を有する。
また、グロー放電によって生成するプラズマの密度の高
い領域21を、レーザ光ビームや電子線ビームに比し広
くすることができるので、従来のレーザアニーリング法
や電子線アニーリング法の場合の欠点を有効に回避する
ことができる。
なお、上述においては、本発明によるアニーリング法及
び本発明によるアニーリング法に用いる装置のそれぞれ
について一例を述べたに留まり、例えば、装置に基板1
5を加熱するヒータなどの加熱手段、または基板を冷却
さUる冷却手段を設け、基板15をその加熱手段または
冷IJj手段によって加熱または冷却しながら、本発明
によって、基板に、アニーリングを施すようにすること
もできる。また、永久磁石6及び7を電磁石に代えるこ
ともできる その他、本発明の精神を脱することなしに、種々の変型
、変更をなし得るであろう。
【図面の簡単な説明】
第1図は、本発明によるアニーリング法の一例及び本発
明によるアニーリング法に用いる装置の一例を示J゛路
線的断面図である。 第2図は、第1図に示す本発明によるアニーリング法に
用いる装置の一部平面図である。 1・・・・・・・・・・・・・・・真空槽5・・・・・
・・・・・・・・・・電極6.7・・・・・・・・・永
久磁石 10・・・・・・・・・・・・基板載置板11・・・・
・・・・・・・・基板載置板駆動装置15・・・・・・
・・・・・・基板 20・・・・・・・・・・・・グロー放電21・・・・
・・・・・・・・領域 出願人 日本電信電話公社

Claims (1)

  1. 【特許請求の範囲】 1、真空槽内にアニールされるべき基板を配し、上記真
    空槽内の基板上の領域において、上記基板の板面に沿う
    方向の成分を有する磁界を与えた状態で、ガスのグロー
    放電を生ぜしめ、そのグロー放電により得られている高
    エネルギを有するイオンを上記基板に衝突させることに
    よって、上記基板にアニールを施ずことを特徴とするア
    ニーリング法。 2、アニールされる基板が配され、且つグロー放電され
    るガスが導入される真空槽と、上記真空槽内の上記基板
    上の領域に、上記基板の板面に沿う成分を有する磁界を
    与える手段と、 上記真空槽内の上記基板上の領域に、上記ガスのグロー
    放電を生成させる手段とを有することを特徴とするアニ
    ーリング法に用いる装置。 3.7ニールされる基板が配され、且つグロー放電され
    るガスが導入される真空槽と、上記真空槽内の上記基板
    上の領域に、上記基板の板面に沿う成分を有づる磁界を
    与える手段と、 上記真空槽内の上記基板上の領域に、上記ガスのグロー
    放電を生成させる手段と、上記基板と上記磁界を与える
    手段どを、上記基板の板面に沿う方向に相対的に移動さ
    せる手段とを有することを特徴とするアニーリング法に
    用いる装置。
JP59057109A 1984-03-23 1984-03-23 アニ−リング法及びそれに用いる装置 Pending JPS60200533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59057109A JPS60200533A (ja) 1984-03-23 1984-03-23 アニ−リング法及びそれに用いる装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59057109A JPS60200533A (ja) 1984-03-23 1984-03-23 アニ−リング法及びそれに用いる装置

Publications (1)

Publication Number Publication Date
JPS60200533A true JPS60200533A (ja) 1985-10-11

Family

ID=13046348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59057109A Pending JPS60200533A (ja) 1984-03-23 1984-03-23 アニ−リング法及びそれに用いる装置

Country Status (1)

Country Link
JP (1) JPS60200533A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885538A (ja) * 1981-11-18 1983-05-21 Hitachi Ltd 半導体装置の製造方法
JPS5887272A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd プレ−ナマグネトロンスパツタ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5885538A (ja) * 1981-11-18 1983-05-21 Hitachi Ltd 半導体装置の製造方法
JPS5887272A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd プレ−ナマグネトロンスパツタ装置

Similar Documents

Publication Publication Date Title
US4806829A (en) Apparatus utilizing charged particles
EP0025670A1 (en) Method and apparatus for conducting heat to or from an article being treated under vacuum
EP0173164A1 (en) Microwave assisting sputtering
JPS59175125A (ja) ドライエツチング装置
US5883016A (en) Apparatus and method for hydrogenating polysilicon thin film transistors by plasma immersion ion implantation
US3708418A (en) Apparatus for etching of thin layers of material by ion bombardment
US3971661A (en) Formation of openings in dielectric sheet
JPS60200533A (ja) アニ−リング法及びそれに用いる装置
JP4792060B2 (ja) マグネトロンスパッタリング装置及び薄膜の製造法
US6922325B2 (en) Electrostatic attraction mechanism, surface processing method and surface processing device
JPS5875839A (ja) スパツタ装置
JPH08165563A (ja) 電子ビームアニール装置
US5880871A (en) Minimizing radiation damage in nonlinear optical crystals
JPS6126223A (ja) エツチング方法および装置
JPH0534433B2 (ja)
JP2879302B2 (ja) マグネトロンプラズマエッチング用磁場発生装置
JPS60236233A (ja) イオンビ−ムによる微細パタ−ン形成法
JPH04361529A (ja) マイクロ波プラズマ装置
JPH10241899A (ja) プラズマ処理装置
JPS6199338A (ja) 薄膜形成方法および装置
JPH02199824A (ja) 基板への不純物の導入方法
JPH0638391B2 (ja) X線露光装置
JPH06242299A (ja) 照射窓
JPH047572B2 (ja)
JPS6140895A (ja) ソリツド物質を再結晶させるための方法および装置