JPS60201461A - システム構成認識方式 - Google Patents
システム構成認識方式Info
- Publication number
- JPS60201461A JPS60201461A JP59057672A JP5767284A JPS60201461A JP S60201461 A JPS60201461 A JP S60201461A JP 59057672 A JP59057672 A JP 59057672A JP 5767284 A JP5767284 A JP 5767284A JP S60201461 A JPS60201461 A JP S60201461A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- address
- mounting position
- printed board
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明は計算機システムの構成制御方式に係り、特にシ
ステムの周辺装置等の実装状態を自動認識する方式に関
する。
ステムの周辺装置等の実装状態を自動認識する方式に関
する。
（ｂｌ技術の背景
計算機システムの性能／価格比の目覚ましい改善により
、低価格で実用性の高いシステムが提供され、多数の所
謂オフィス内等で大量に使用されるようになってきた。
、低価格で実用性の高いシステムが提供され、多数の所
謂オフィス内等で大量に使用されるようになってきた。
それらのシステムには一般に使用可能な周辺装置等が各
種多様に存在し、システム設置者が、必要とする周辺装
置等の種類及び数量を選択できること、即ちシステム構
成の多様性を有することが望まれる。このようなシステ
ムの管理プログラム等が周辺装置等を適切に制御するに
は、設置システムごとのシステム構成に関する情報が必
要である。
種多様に存在し、システム設置者が、必要とする周辺装
置等の種類及び数量を選択できること、即ちシステム構
成の多様性を有することが望まれる。このようなシステ
ムの管理プログラム等が周辺装置等を適切に制御するに
は、設置システムごとのシステム構成に関する情報が必
要である。
１０１従来技術と問題点
第１図はこのような計算機システムの一例を示すブロッ
ク図である。システムの本体部１は中央処理装置（ＣＰ
Ｕ）ｉｏ、主記憶装置１２、主記憶管理装置１４及び各
種アダプタ１６−Ｏ１１６−１〜１６−Ｎよりなり、Ｃ
ＰＵｌ０１主記憶管理装置１４及び各種アダプタ１６−
０．１６−１〜１６−ＮはＩＯババス８に接続される。
ク図である。システムの本体部１は中央処理装置（ＣＰ
Ｕ）ｉｏ、主記憶装置１２、主記憶管理装置１４及び各
種アダプタ１６−Ｏ１１６−１〜１６−Ｎよりなり、Ｃ
ＰＵｌ０１主記憶管理装置１４及び各種アダプタ１６−
０．１６−１〜１６−ＮはＩＯババス８に接続される。
１０バス１８は、ＣＰＵＩ Ｏ及びアダプタ１６−０．
１６−１等が主記憶管理装置１４を経て主記憶装置１２
ヘアクセスし、データを転送する為、及びＣＰＵ１０と
アダプタ１６−０．１６−１等との間の通信の為に使用
される。
１６−１等が主記憶管理装置１４を経て主記憶装置１２
ヘアクセスし、データを転送する為、及びＣＰＵ１０と
アダプタ１６−０．１６−１等との間の通信の為に使用
される。
アダプタ１６−０．１６−１等は、それぞれ例えば磁気
ディスク装置２０、ディスプレイ端末２２、プリンタ２
４等の周辺装置を接続して、それらを制御する。従って
通常は、アダプタ１６−０．１６−１等は接続する周辺
装置の機種等に応じて異なる。
ディスク装置２０、ディスプレイ端末２２、プリンタ２
４等の周辺装置を接続して、それらを制御する。従って
通常は、アダプタ１６−０．１６−１等は接続する周辺
装置の機種等に応じて異なる。
周辺装置とのデータ入出力等を行う場合には、所要の周
辺装置及びそのアダプタへ指令情報を与える必要がある
。そのために、各アダプタにはデバイス・アドレスが予
め設定され、ＣＰＵｌ０は所要のデバイス・アドレスを
１０バス１８で送って、アダプタ１６−０〜１６−Ｎの
１つを指定し、次いでそのアダプタへ指令情報を送る。
辺装置及びそのアダプタへ指令情報を与える必要がある
。そのために、各アダプタにはデバイス・アドレスが予
め設定され、ＣＰＵｌ０は所要のデバイス・アドレスを
１０バス１８で送って、アダプタ１６−０〜１６−Ｎの
１つを指定し、次いでそのアダプタへ指令情報を送る。
アダプタ１６−０〜１６−Ｎは該指令情報を解釈して、
接続されている周辺装置の制御、及び周辺装置と主記憶
装置１２又はＣＰＵＩ Ｏとの間のデータ転送の中継制
御等を行う。
接続されている周辺装置の制御、及び周辺装置と主記憶
装置１２又はＣＰＵＩ Ｏとの間のデータ転送の中継制
御等を行う。
ＣＰＵｌ０で実行されるプログラムが、このような制御
を適切に行うためには、アダプタに所定のデバイス・ア
ドレスが設定され、又プログラムには、このシステムで
可能なすべてのデバイス・アドレスについて、アダプタ
（及び対応周辺装置）が実装されているか否か、及び実
装されている場合にはその機種等の情報が知らされなけ
ればならない。
を適切に行うためには、アダプタに所定のデバイス・ア
ドレスが設定され、又プログラムには、このシステムで
可能なすべてのデバイス・アドレスについて、アダプタ
（及び対応周辺装置）が実装されているか否か、及び実
装されている場合にはその機種等の情報が知らされなけ
ればならない。
従来、このようなシステム構成情報は、システム管理者
等が設置システムごとに予め作成して、管理プログラム
等と共に適当な記憶装置に格納しておき、所謂初期プロ
グラム・ロードにおいて主記憶袋Ｗ１２ヘロードするこ
とにより、関連プログラムに利用可能とした。
等が設置システムごとに予め作成して、管理プログラム
等と共に適当な記憶装置に格納しておき、所謂初期プロ
グラム・ロードにおいて主記憶袋Ｗ１２ヘロードするこ
とにより、関連プログラムに利用可能とした。
しかし、このような構成情報でもしばしば作成上の誤り
があるので、システムを稼働して試験し訂正する等の作
業を必要とし、システムの使用開始時期を遅延させる一
要因であった。更に、前記のように大量のシステムが、
オフィス等で計算機の専門家でない使用者に直接使われ
ることが多くなると、上記のようなシステムごとの構成
情報を作成／試験することは、利用者、提供者何れにと
っても困難となり、その改善が望まれていた。
があるので、システムを稼働して試験し訂正する等の作
業を必要とし、システムの使用開始時期を遅延させる一
要因であった。更に、前記のように大量のシステムが、
オフィス等で計算機の専門家でない使用者に直接使われ
ることが多くなると、上記のようなシステムごとの構成
情報を作成／試験することは、利用者、提供者何れにと
っても困難となり、その改善が望まれていた。
そのために、例えば選択可能なシステム構成の種類を少
数として、それらの固定的な構成情報を提供者が作成し
て置くことも行われるが、利用者の選択可能性を制限す
る欠点があり、適当な対策が無かった。
数として、それらの固定的な構成情報を提供者が作成し
て置くことも行われるが、利用者の選択可能性を制限す
る欠点があり、適当な対策が無かった。
（ｄ）発明の目的
本発明の目的は、上記の従来システムにおけるこれらの
問題点を除き、設置システムごとのシステム構成情報を
人手によって作成／試験する必要のない、システム構成
認識方式を提供するにある。
問題点を除き、設置システムごとのシステム構成情報を
人手によって作成／試験する必要のない、システム構成
認識方式を提供するにある。
（ｅ１発明の構成
この目的は本発明によれば、１又は複数のアダプタ装着
位置を有し、該アダプタに周辺装置等を接続する計算機
システムの構成制御方式において、各アダプタ装着位置
に、それぞれ固有のアドレスを付与する手段、該アドレ
スによって該当アダプタ装着位置に装着されたアダプタ
を選択的に指定する手段、アダプタに設けられ、該指定
に応答して該アダプタに固有の情報を送出する手段、及
び該情報によって該アダプタの属性を認識する手段を有
し、特に各アダプタがプリント板に実装され、各プリン
ト板装着位置にアダプタ用プリント板を装着する。こと
によって、自動的に上記アドレスを設定できるようにし
た、システム構成認識方式によって達成される。
位置を有し、該アダプタに周辺装置等を接続する計算機
システムの構成制御方式において、各アダプタ装着位置
に、それぞれ固有のアドレスを付与する手段、該アドレ
スによって該当アダプタ装着位置に装着されたアダプタ
を選択的に指定する手段、アダプタに設けられ、該指定
に応答して該アダプタに固有の情報を送出する手段、及
び該情報によって該アダプタの属性を認識する手段を有
し、特に各アダプタがプリント板に実装され、各プリン
ト板装着位置にアダプタ用プリント板を装着する。こと
によって、自動的に上記アドレスを設定できるようにし
た、システム構成認識方式によって達成される。
即ち、装着位置で決まるアドレスは全システムに共通で
あり、このアドレスによってアダプタにアクセスするこ
とにより、アダプタが実装されていればその種類等を示
す情報を得て、それによりアダプタの属性を認識するこ
とができる。
あり、このアドレスによってアダプタにアクセスするこ
とにより、アダプタが実装されていればその種類等を示
す情報を得て、それによりアダプタの属性を認識するこ
とができる。
また、アダプタからの応答が無いことによって指定の装
着位置が未実装であることを知ることができ、従ってそ
れらによって、誤りの無いシステム構成情報を自動的に
作成することは容易であり、この過程に人手による処理
の必要はない。
着位置が未実装であることを知ることができ、従ってそ
れらによって、誤りの無いシステム構成情報を自動的に
作成することは容易であり、この過程に人手による処理
の必要はない。
（ｆ）発明の実施例
第１図のシステム例は、本発明によるシステムにおいて
も同様に適用される。但し本発明において、アダプタ１
６−１〜１６−Ｎに若干の回路が新たに付加され、これ
を利用する管理プログラムの追加が必要である。
も同様に適用される。但し本発明において、アダプタ１
６−１〜１６−Ｎに若干の回路が新たに付加され、これ
を利用する管理プログラムの追加が必要である。
第２図は本発明に関連するアダプタ回路を示すブロック
図である。この例において、アダプタはプリント板３０
に搭載され、コネクタ３１に挿入することによって、第
１図のＩＯババス８との接続ができる。１０バスはデー
タ・バス３２、アドレス・バス３３及び制御バス３４等
からなる。
図である。この例において、アダプタはプリント板３０
に搭載され、コネクタ３１に挿入することによって、第
１図のＩＯババス８との接続ができる。１０バスはデー
タ・バス３２、アドレス・バス３３及び制御バス３４等
からなる。
アダプタを装着できるコネクタは複数あり、例えばコネ
クタ３１と並行して配置され、それらの１０バス接続端
子等はすべて並列接続されていて、アダプタの種類によ
って装着位置が制限されることはない。但し、各コネク
タの一部端子はアドレス設定端子３５として使うために
、コネクタごとに異なる配線がされる。
クタ３１と並行して配置され、それらの１０バス接続端
子等はすべて並列接続されていて、アダプタの種類によ
って装着位置が制限されることはない。但し、各コネク
タの一部端子はアドレス設定端子３５として使うために
、コネクタごとに異なる配線がされる。
例えばこのシステムが３２個のアダプタ用コネクタを有
するとすると、アドレス表示に必要な５ビツトに対応し
て、各コネクタの５個の端子をアドレス設定端子とし、
端子３５として例示するように、アドレス表示ビットを
「０」にすべきビットに対応する端子のみに、例えば地
気を接続する。
するとすると、アドレス表示に必要な５ビツトに対応し
て、各コネクタの５個の端子をアドレス設定端子とし、
端子３５として例示するように、アドレス表示ビットを
「０」にすべきビットに対応する端子のみに、例えば地
気を接続する。
この配線は３２個のコネクタのすべてがそれぞれ異なる
アドレスとなるような仕方で固定的に施しておく。
アドレスとなるような仕方で固定的に施しておく。
コネクタのアドレス設定端子３５と接続するプリント板
側の回路３６はコネクタで地気されていない端子が「１
」信号になるように信号電位を与え、それら５ビツトの
信号線３７はアドレス判定回路３８の入力となる。
側の回路３６はコネクタで地気されていない端子が「１
」信号になるように信号電位を与え、それら５ビツトの
信号線３７はアドレス判定回路３８の入力となる。
ＣＰＵｌ０は構成を認識するために、ＩＯババス８の制
御バス３４に属性転送指令の制御信号を、アドレス・バ
ス３３にはプリント板装着位置アドレス（例では５ビツ
ト）を送出する。制御バス３４の信号は実装されている
アダプタ・プリント板全部のデコード回路３９でデコー
ドされ、アドレス判定回路３８を制御する信号を出力す
る。その信号により、アドレス判定回路３８では装着位
置アドレス信号３７とアドレス・バス３３の信号との比
較が実行される。
御バス３４に属性転送指令の制御信号を、アドレス・バ
ス３３にはプリント板装着位置アドレス（例では５ビツ
ト）を送出する。制御バス３４の信号は実装されている
アダプタ・プリント板全部のデコード回路３９でデコー
ドされ、アドレス判定回路３８を制御する信号を出力す
る。その信号により、アドレス判定回路３８では装着位
置アドレス信号３７とアドレス・バス３３の信号との比
較が実行される。
その結果、１個のプリント板のアドレス判定回路３８の
みが、両者の一致を検出し、その信号線４０がオンとな
る。信号線４０によって、ゲート４１が制御されて、属
性コード記憶回路４２がら属性コードがデータ・バス３
２に送出される。ＣＰＵｌ０はデータ・バス３２の信号
を読み取ることにより、指定した装着位置に実装されて
いるアダプタの属性コードを知ることができる。
みが、両者の一致を検出し、その信号線４０がオンとな
る。信号線４０によって、ゲート４１が制御されて、属
性コード記憶回路４２がら属性コードがデータ・バス３
２に送出される。ＣＰＵｌ０はデータ・バス３２の信号
を読み取ることにより、指定した装着位置に実装されて
いるアダプタの属性コードを知ることができる。
属性コードは、アダプタの種類（例えば制御する周辺装
置の種類に対応する。）、登載回路の版数、マイクロプ
ロセッサを搭載するときはそのプログラムの版数、その
他を特定できるように、各種アダプタ・プリント板に割
り当てられるコードであり、例えばアダプタの製造時点
で記憶回路４２に設定されている。
置の種類に対応する。）、登載回路の版数、マイクロプ
ロセッサを搭載するときはそのプログラムの版数、その
他を特定できるように、各種アダプタ・プリント板に割
り当てられるコードであり、例えばアダプタの製造時点
で記憶回路４２に設定されている。
ＣＰＵｌ０では、属性コードから周辺装置の種類等を知
ると、その種類に割当可能なデバイス・アドレスの１を
適当に選択し、主記憶装置１２上のデバイス制御表の該
当項目に所要の属性情報を記入する。デバイス制御表は
一般に使用されているように、管理プログラム等が例え
ばデバイス・アドレスによって検索し、デバイスの属性
に基づく所定の制御を実行するための、システム構成情
報を保持する表である。
ると、その種類に割当可能なデバイス・アドレスの１を
適当に選択し、主記憶装置１２上のデバイス制御表の該
当項目に所要の属性情報を記入する。デバイス制御表は
一般に使用されているように、管理プログラム等が例え
ばデバイス・アドレスによって検索し、デバイスの属性
に基づく所定の制御を実行するための、システム構成情
報を保持する表である。
ＣＰＵｌ０は今選択したデバイス・アドレスをアダプタ
におくるために、制御バス３４にデバイス・アドレス受
信指令を、アドレス・バス３３に装着位置アドレスを、
データ・バス３２にデバイス・アドレスを送出する。
におくるために、制御バス３４にデバイス・アドレス受
信指令を、アドレス・バス３３に装着位置アドレスを、
データ・バス３２にデバイス・アドレスを送出する。
アダプタのデコーダ３９はこの指令を解読するとゲート
４４を制御してデータ・バス３２のデバイス・アドレス
をレジスタ４５に格納する。レジスタ４５のデバイス・
アドレスはアドレス判定回路３８の入力となり、その後
の入出力処理におけ０ る該アダプタ選択の判定に使用される。
４４を制御してデータ・バス３２のデバイス・アドレス
をレジスタ４５に格納する。レジスタ４５のデバイス・
アドレスはアドレス判定回路３８の入力となり、その後
の入出力処理におけ０ る該アダプタ選択の判定に使用される。
さきの属性転送指令の動作において、ＣＰＵｌ０がアド
レス・バス３３で指定した装着位置アドレスにプリント
板が実装されていなかった場合には、当然ＣＰＵｌ０は
データ・バス３２から属性コードを得ることはない。例
えば指令送出後一定時間内に応答が無いことを検出する
ことによって、ＣＰＵｌ０では該装着位置は未実装であ
ると判定する。
レス・バス３３で指定した装着位置アドレスにプリント
板が実装されていなかった場合には、当然ＣＰＵｌ０は
データ・バス３２から属性コードを得ることはない。例
えば指令送出後一定時間内に応答が無いことを検出する
ことによって、ＣＰＵｌ０では該装着位置は未実装であ
ると判定する。
このようにして、システムの持つ全アダプタ装着位置を
順次問い合わせることにより、アダプタ実装／未実装の
識別と、実装アダプタの属性コードの取得が完了する。
順次問い合わせることにより、アダプタ実装／未実装の
識別と、実装アダプタの属性コードの取得が完了する。
この処理の後、アダプタに割りつけなかったデバイス・
アドレスについて、デバイス制御表の該当項目に未実装
の表示をして、システム構成情報を完成する。
アドレスについて、デバイス制御表の該当項目に未実装
の表示をして、システム構成情報を完成する。
以上の実施例の説明により、本発明によれば、アダプタ
・プリント板に若干の回路を追加することにより、自動
的に実装アダプタの属性認識及びシステム構成情報の作
成が行われることは明らか１ であろう。
・プリント板に若干の回路を追加することにより、自動
的に実装アダプタの属性認識及びシステム構成情報の作
成が行われることは明らか１ であろう。
ｆｇ１発明の効果
以上の説明から明らかなように、本発明によればシステ
ム構成の自動認識が可能となり、正確な構成情報が自動
的に作成されるので、多様なシステムを早く且つ大量に
提供することが可能となり、著しい工業的効果が期待で
きる。
ム構成の自動認識が可能となり、正確な構成情報が自動
的に作成されるので、多様なシステムを早く且つ大量に
提供することが可能となり、著しい工業的効果が期待で
きる。
第１図は計算機システムのブロック図、第２図はアダプ
タの回路ブロック図である。 図において、１はシステムの本体部、ＩＯはＣＰＵ、１
２は主記憶装置、１６−０．１６−１．１６−Ｎはアダ
プタ、１８は１０バス、２０は磁気ディスク装置、２２
はディスプレイ装置、２４はプリンタ、３０はアダプタ
・プリント板、３１はコネクタ、３２はデータ・バス、
３３はアドレス・バス、３４は制御バス、３５はアドレ
ス設定端子、３８はアドレス判定回路、３９は指令デコ
ーダ、４２は属性コード記憶回路、４５はレジスタを示
す。 代理人弁理士松岡宏四ｆ４Ｓ ２ 茶 １ 囲 ２ 事 ２ 圓
タの回路ブロック図である。 図において、１はシステムの本体部、ＩＯはＣＰＵ、１
２は主記憶装置、１６−０．１６−１．１６−Ｎはアダ
プタ、１８は１０バス、２０は磁気ディスク装置、２２
はディスプレイ装置、２４はプリンタ、３０はアダプタ
・プリント板、３１はコネクタ、３２はデータ・バス、
３３はアドレス・バス、３４は制御バス、３５はアドレ
ス設定端子、３８はアドレス判定回路、３９は指令デコ
ーダ、４２は属性コード記憶回路、４５はレジスタを示
す。 代理人弁理士松岡宏四ｆ４Ｓ ２ 茶 １ 囲 ２ 事 ２ 圓
Claims (2)
- （１）１又は複数のアダプタ装着位置を有し、該アダプ
タに周辺装置等を接続する計算機システムの構成制御方
式において、各アダプタ装着位置に、それぞれ固有のア
ドレスを付与する手段、該アドレスによって該当アダプ
タ装着位置に装着されたアダプタを選択的に指定する手
段、アダプタに設けられ、該指定に応答Ｌ７て該アダプ
タに固有の情報を送出する手段、及び該情報によって該
アダプタの属性を認識する手段を有することを特徴とす
るシステム構成認識方式。 - （２）上記各アダプタはプリント板に実装され、上記各
アダプタ装着位置は各プリント板装着位置であり、該プ
リント板装着位置にプリント板を装着することによって
、自動的に上記アドレスを設定する手段を有することを
特徴とする特許請求の範囲第（１）項記載のシステム構
成認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057672A JPS60201461A (ja) | 1984-03-26 | 1984-03-26 | システム構成認識方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057672A JPS60201461A (ja) | 1984-03-26 | 1984-03-26 | システム構成認識方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60201461A true JPS60201461A (ja) | 1985-10-11 |
| JPH0320778B2 JPH0320778B2 (ja) | 1991-03-20 |
Family
ID=13062402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057672A Granted JPS60201461A (ja) | 1984-03-26 | 1984-03-26 | システム構成認識方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201461A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126454A (ja) * | 1985-11-27 | 1987-06-08 | Yokogawa Electric Corp | 情報処理装置 |
| JPS62165259A (ja) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | アダプタ |
| JPS6362062A (ja) * | 1986-09-03 | 1988-03-18 | Chino Corp | インタ−フエイス回路 |
| JPS6375850A (ja) * | 1986-09-18 | 1988-04-06 | Sekisui Chem Co Ltd | カ−ドの属性確認システム |
| JPS6398748A (ja) * | 1986-10-15 | 1988-04-30 | Fujitsu Ltd | 外部記憶装置の状態情報記録方式 |
| JPS63289661A (ja) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | 入出力装置のアドレス割付け方法 |
| JPH02112047A (ja) * | 1988-10-21 | 1990-04-24 | Nec Corp | ユニツトのアドレス設定方式 |
| JPH02150904A (ja) * | 1988-12-01 | 1990-06-11 | Keyence Corp | 入出力制御装置 |
| JPH0553964A (ja) * | 1991-08-21 | 1993-03-05 | Nec Corp | データ処理装置 |
| JPH08235100A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | オプションボード識別装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS5611532A (en) * | 1979-07-11 | 1981-02-04 | Yokogawa Hokushin Electric Corp | Computer control system |
| JPS57178523A (en) * | 1981-04-28 | 1982-11-02 | Mitsubishi Electric Corp | Terminal controller |
-
1984
- 1984-03-26 JP JP59057672A patent/JPS60201461A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118120A (en) * | 1979-03-02 | 1980-09-10 | Fuji Electric Co Ltd | Setting system for type-based information of input/output card |
| JPS5611532A (en) * | 1979-07-11 | 1981-02-04 | Yokogawa Hokushin Electric Corp | Computer control system |
| JPS57178523A (en) * | 1981-04-28 | 1982-11-02 | Mitsubishi Electric Corp | Terminal controller |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126454A (ja) * | 1985-11-27 | 1987-06-08 | Yokogawa Electric Corp | 情報処理装置 |
| JPS62165259A (ja) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | アダプタ |
| JPS6362062A (ja) * | 1986-09-03 | 1988-03-18 | Chino Corp | インタ−フエイス回路 |
| JPS6375850A (ja) * | 1986-09-18 | 1988-04-06 | Sekisui Chem Co Ltd | カ−ドの属性確認システム |
| JPS6398748A (ja) * | 1986-10-15 | 1988-04-30 | Fujitsu Ltd | 外部記憶装置の状態情報記録方式 |
| JPS63289661A (ja) * | 1987-05-22 | 1988-11-28 | Oki Electric Ind Co Ltd | 入出力装置のアドレス割付け方法 |
| JPH02112047A (ja) * | 1988-10-21 | 1990-04-24 | Nec Corp | ユニツトのアドレス設定方式 |
| JPH02150904A (ja) * | 1988-12-01 | 1990-06-11 | Keyence Corp | 入出力制御装置 |
| JPH0553964A (ja) * | 1991-08-21 | 1993-03-05 | Nec Corp | データ処理装置 |
| JPH08235100A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | オプションボード識別装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0320778B2 (ja) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491804A (en) | Method and apparatus for automatic initialization of pluggable option cards | |
| US4156932A (en) | Programmable communications controller | |
| EP0710376B1 (en) | Method for configuring multiple adapter cards on a bus | |
| GB2202350A (en) | Data processing system with pluggable option cards | |
| JPS60201461A (ja) | システム構成認識方式 | |
| US20080016268A1 (en) | System and method for updating firmware in a non-volatile memory without using a processor | |
| JPH0719237B2 (ja) | コンピュータアダプタカードおよびそれを用いるコンピュータシステム | |
| US20040267973A1 (en) | Device and host machine | |
| US5568647A (en) | Serial control apparatus with a single chip select signal | |
| JP3477306B2 (ja) | 拡張入出力インターフェイス | |
| CN111179996B (zh) | 数据校准装置及其校准数据存写方法 | |
| JPH09293040A (ja) | 半導体装置における周辺デバイス識別方法 | |
| US5786885A (en) | Image processing system | |
| WO2000045268A2 (en) | Memory mapping | |
| CN116775526B (zh) | 一种扩展装置及电子设备 | |
| US5764907A (en) | Computer to microcomputer interface | |
| US6904481B1 (en) | Bus sequence operation with automatic linking from current I/O information to subsequent I/O information | |
| JPH05101004A (ja) | マルチボードシステム | |
| HU205214B (en) | Control unit for coupling a computer and several outer magnetic data stores, particularly disk data stores | |
| JPS61220054A (ja) | 情報処理システムの構成確認方式 | |
| JPH0150938B2 (ja) | ||
| JPH0296853A (ja) | 保有主記憶容量のチェック方式 | |
| JPH07306823A (ja) | スロット番号識別機能を持つ計算機システム | |
| JPS62276642A (ja) | バスライン接続可能な記憶装置 | |
| KR940022289A (ko) | 이사(isa) 버스용 입출력 어드레스의 자기할당 장치 및 방법 |