JPS60201708A - Ａｇｃ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、Ａ　Ｇ　Ｃ（Ａｕｔｏ　Ｑａｉｎ　Ｃｏｎ
ｔｒｏｌ　）回路の改良に関するものでメル、例えば、
ＣＯＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｓｄ　Ｄｅｖｉｃｅ
）によらて得られる信号に対するＡＧＣ回路として用い
ると好適なＡＧＣ回路に関するものでおる。

〔発明の技術的背景〕

従来の核種回路は、第１図の如く構成さｎていた。オペ
アンプ３の非反転入力端子に入力信号が入力端子１から
与えられている。オペアンプ３の出力端子と反転入力端
子との間には、帰還抵抗Ｒ１が接続さｎ１オペアンプ３
の反転入力端子とグランドとの間には抵抗Ｒ１が接続さ
ｎている。また、オペアンプ３の非反転入力端子とグラ
ンドとの間には、フォトカプラ４の抵抗Ｒ３が接続され
ている。

オペアンプ３から出力された信号は、出力端子２へ到る
ようになっており、また、この信号は抵抗Ｒ４を介して
オペアンプ５の非反転入力端子へ与えられている。また
、オペアンプ５の非反転入力端子とグランドとの間には
、抵抗Ｒ６とコンデンサＣ１とが並列に接続式ｎてなる
充放電回路６が接続さｎている。オペアンプ５の出力端
子と反転入力端子との間には、抵抗Ｒ６が接続され、オ
ペアンプ５の出力端子にはフォトカプラ４の発光ダイオ
ードＤ電のカソードが接続さｎている。フォトカプラ４
の発光ダイオードＤ１のアノードには、電圧Ｍｙが与え
られている。

この工うなＡＧＣ回路の入力端子１に信号が到来すると
、この信号はオペアンプ３により増幅され出力さｎる。

このオペアンプ３により出力された信号は、抵抗Ｒ４を
介してコンデンサＣ１を充電するようになる。このとき
、オペアンプ５しよ、コンデンサＣｓの電圧に対応した
′ａ圧Ｖ−を出力する。従って、発行ダイオードＤ、の
両端間にはＶｐ−Ｖ＝の電位差が生じ、発光ダイオード
山にはこの電位差に対応した電流が流れる。こｎによっ
て、フォトカプラ４の抵抗Ｒ３は、発行ダイオードＤ１
に流れた電流値に応じた抵抗値を持つようになる。とこ
ろでオペアンプ３は、この抵抗Ｒ３の抵抗値の増減によ
って、その出力信号レベルを変化させらｎるものであり
、入力端子１から到来した入力信号レベルが高いときに
は、抵抗Ｒ４を介してフィードパ、りされる信号によっ
てオペアンプ３の出力信号レベルを低くするように抵抗
Ｒ３の抵抗値が変化し、また、入力端子１から到来した
入力信号レベルが低いときには、抵抗Ｒ４を介してフィ
ードバックされる信号によってオペアンプ３の出力信号
レベルを高くするように抵抗Ｒ３の抵抗値が変化する。

このよりに構成ぢｎたＡＧＣ回路は、例えは、ＣＣＤの
出力信号のピーク値をコントロールする場合に用いられ
る。この場合、充放電回路６のコンデンサＣ１に、入力
信号のピーク値に対応した電荷が蓄積され、コンデンサ
Ｃ１の電圧に応じてオペアンプ５から電圧ｖｃが出力さ
れるものである。

〔背景技術の問題点〕

しかしながら、上記ＡＧＣ回路は、電圧記憶回路として
、コンデンサＣ１を用い、このコンデンサＣＩには、抵
抗Ｒ４とコンデンサＣ１とによシ形成される積分回路の
充電特性で充電がなさｎる。入力端子１から到来する入
力信号のピーク値部分の時間幅が狭いときには、充電の
速度が遅いため充分な応答がなされないという欠点があ
った。また、充放電回路６の抵抗Ｒｓによって、コンデ
ンサＣＩに蓄積された電荷の放電がなされるが、放電時
定数が大きくなっているため、入力信号のピーク値が高
いレベルから低いレベルへ急激に変化した工うな場合に
は、この変化に応答しにくいという欠点があった。

更に、このＡＧＣ回路はコンデンサＣ１の特性に大きく
依存しているため、同様の特性のＡＧＣ回路を提供する
ことは難しかった。

〔発明の目的〕

本発明は、上述のような従来のＡＧＣ回路の欠点に鑑み
てなされたもので、その目的は応答速度が速く、かつ、
同様の特性の回路を構成し易いＡＧＣ回路を提供するこ
とである。

〔発明の概要〕

そこで、本発明では、アップダウンカウンタと、このア
ップダウンカウンタの出力に基づいて入力信号を増幅し
て出力する増幅度変換器と、上記アップダウンカウンタ
を制御するアップダウンカウント制御部とを具備させて
ＡＧＣ回路を構成し、上記アップダウンカウント制御部
によって、上記増幅度変換器の出力１言号のレベルが所
定の範囲におさまるように、アップダウンカウンタをア
、ブカウント筐たはダウンカウントちせる信号の出力を
制御するようにし、上記目的を達成したものである。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を収明する。

第２図は、本発明の一実施例のブロック図である。同図
において、１１は増幅度変換器を示す。

この増幅度変換器１１は、入力端子１から到来した入力
信号を、アップダウンカウンタ１２から４ビツトの信号
線１３を介して与えられる出力に対応した増幅度で増幅
し、出力端子２側へ出力する。

アップダウンカウンタ１２は、Ｕ／Ｄ端子にＬレベルの
信号を与えられるとアップカウントモードとなり、Ｕ／
Ｄ端子にＨレベルの信号を与えられると？°、ウンカウ
ントモードとなる。また、アップダウンカウンタ１２は
、クロック端子ＣＫに１のクロックの立上シが到来する
と、１つアップカウントまたはダウンカウントする。更
に、アップダウンカウンタ１２には、４ビツトの信号＠
１４を介して初期値回路１５が接続され、この初期値回
路１５に設定さ６た初期直データは、アップダウンカウ
ンタ１２のロード端子ＬＤに信号線１６を介してＨレベ
ルの信号が与えられると、アップダウンカウンタ１２ヘ
ロードされる。

また、増幅度変換器１１から出力さｎた信号のｉ５は、
アップダウンカウント制御部１７へ取シ込まｎている。

この取り込まれた信号は、比較器１８．１９の非反転入
力端子に与えられている。

比較器１８の反転入力端子には、電圧Ｖが抵抗Ｒｏ。

Ｒｌｏで分圧された電圧ｖ１が与えられ、比較器１９０
反転入力端子には、電圧Ｖが抵抗Ｒ，，電で分圧された
電圧ｖ２が与えられている。比較器１８は、増幅度変換
器１１から出力された信号がＶｔよシ大のときにＨレベ
ルの信号を出力し、比較器１９は増幅度変換器１１から
出力ざｎた信号がＶ！より大のときにＨレベルの信号を
出力するものでめる。比較器１８の出力は、アンドゲー
ト２０の一方の入力端子に与えらｎ１比較器１９の出力
はアントゲ−）２１の一方の入力端子に与えられる。ま
た、アンドゲート２０，２１の他方の入力端子には、入
力端子１から到来する信号に対して十分高い周波数を有
するクロックＣＫ３が与えられている。

アンドゲート２０の出力は、Ｄ型ブリ、プフロ。

ブ（以下、Ｄ−ＦＦという）２２のクロック端子ＣＫに
与えられ、アンドゲート２１の出力は、Ｄ−ＦＦ２３の
クロック端子ＣＫに与えられている。

Ｄ−ＦＦ２２，２３のデータ端子りには、常にＨレベル
の信号が与え〜られ、クリヤ端子ＯＬには、このＡＧＣ
回路を作動でせる期間を制御する信号ＡＧＣＧが与えら
れている。Ｄ−ＦＦ２２の出力端子Ｑから出力さ才する
信号と、Ｄ−ＦＦ２３の出力端子Ｑから出力式れる信号
は、オアゲート２４へ与えらｎ、ている。゛また、Ｄ−
ＦＦ２３の出力端子Ｑから出力さｎる信号は、アップダ
ウンカウンタ１２をアップカウントモードまたはダウン
カウントモード変換手段であるＤ−Ｆ’Ｆ２５のデータ
端子りに与えられている。Ｄ−ＦＦ２５のクロ、り端子
ＣＫには、サンプリングクロックＣＫＩが与えられてい
る。Ｄ−ＦＦ２５の出力端子Ｑから出力された信号は、
アップダウンカウ／り１２のＵ／Ｄ端子に与えら第１て
いる。更に、オアゲート２４の出力はアップダウンカウ
ンタ１２のカウント動作を可能とするクロ、り出力手段
の一部を構成するＤ−ＦＦ２６のデータ端子りに与えら
ｎている。Ｄ−ＦＦ−２６のクロック端子ＣＫには、サ
ンプリングクロックＣＫＩが与えられている。Ｄ−ＦＦ
２６の出力端子Ｑから出力さｎた信号は、クロ、り出力
手段の一部を構成するアンドゲート２７の一方の入力端
子に与えられる。このアンドゲート２７の他方の入力端
子には、アップダウンカウンタ１２のカウント動作用の
クロックＣＫ２が与えられている。

アンドゲート２７の出力信号は、アップダウンカウンタ
１２のクロック端子ＣＫに与えられている。

第３図は、入力端子１から到来する信号Ａと、ＡＧＣ回
路を作動させる期間を制御する信号ＡＧＣＧと、サンプ
リングクロックＣＫＩ、クロックＣＫ２゜ＣＲ２の関係
を示したタイミングチャートでおる。

１６号ＡＧＣＧは、信号Ａの必要な部分のピーク値に対
して、アップダウンカウント制御回路１７を作勢すべく
、本実施例では、１言号Ａのほぼ中央部分でＨレベルと
なる。クロックＣＫ３−は、この信号ＡＧＣＧがＨレベ
ルの間にピーク値を捕えるためにアンドゲート２０，２
１に与えらｎるものでめるから、周波数は十分高いもの
でおる。サンプリングクロックＣＫＩは、Ｄ−ＦＦ２２
，２３からＤ−ＦＦ２５．２６へデータを移動させるた
めのものでおるから、Ｄ−ＦＦ２２，２３がクリヤされ
る前で、か°り、Ｄ−ＦＦ２２，２３ヘデータがセット
され得る限度時間−一即ち、サンプリングクロックＣＫ
Ｉの立下りと信号ＡＧＣＧの立下りとが一致するような
時間−−−に２いてパルスが生じる必要がある。

更に、クロックＣＫ２はＤ−ＦＦ２６にデータが揃った
後に、°ｒツブダウンカウンタ１２のカウント動作が行
なわれる必要かめるから一七のパルスはサンプリングク
ロックＣＫＩのパルスとパルスの間でわれは良い。また
、本実施例では、クロックＣＫ２は１つの信号Ａについ
てｌパルス発生するようにしで、アップダウ／カウンタ
１２０カウント動作２１づつとしてめる。

次に、第４図を参照して、第２図のＡＧＣ回路の動作を
説明する。第４図のｖｌは比較器１８の反転入力端子に
与えらＯている電圧と同じ′電圧でめり、■＝は比較器
１９の反転入力端子に与えらｎている電圧と同じ電圧で
ある。また、ｖｏは、ＡＧＣ回路によってピーク１１σ
がこの電圧付近となるように制御したい目標値の電圧で
ある。

入力１言号Ａに対応して増幅度変換器１１から第４図３
１の如き電圧を有する信号が出力−Ｊ　ｎだとする。す
ると、この信号は、増幅度変換器１１を弁して比較器１
８．１９へ到る。ここで、この信号のレベルは、■１よ
ジ低いから比較器１８の出力信号はＬレベルのままとな
り、また、比較’ａ　１９の出力信号はＬレベルのｆ箇
となる。このため、Ｄ−ＦＦ２２，２３のクロック端子
ＣＫにはクロックが与えられず、Ｄ−ＦＦ２２の出力端
子ＱからはＨレベルの信号が出力され、Ｄ−ＦＦ２３の
出力端子ＱからはＬレベルの信号が出力式れる。そこで
、サンプリングクロ、りＣＫＩのパルスが立上ったとき
にＤ−ＦＦ２５，２６にクロ、りが与えられ、かつ、Ｄ
−ＦＦ２５のデータ端子りにはレベル、トＦＦ２６のデ
ータ☆）に子りにはＨレベルの信号が与えられているか
ら、Ｄ−ＦＦ２５の出力端子ＱからはＬレベルの信号が
出力式れ、１）−ＦＦ２６の出力端子ＱからはＨレベル
の信号が出力式れる。このため、アップダウンカウンタ
１２のＵ／Ｄ端子には、Ｄ−ＦＦ２５の出力端子Ｑから
Ｌレベルの信号が与えられ、アップダウンカウンタ１２
はアップカウントモードとなる。次に、クロックＣＫ２
のパルスがアンドゲート２７の一力の入力端子へ到来ｆ
ると、アンドゲート２７の油力の入力端子にはＤ−ＦＦ
２６の出力端子ＱからＨレベルの信号が与えらＪｌ、て
い、ｂ、グ１ら、上記パルスはアンドゲート２７を通過
してア、プダウンカウン４１２のクロック端子ＣＫへ到
る。こＪ”ＬＧこより、アップダウンカウンタ１２は１
アツグカウントし、アップダウンカウンタ１２がら信号
１１ｉ１１３を介して出力ぜｎるデー４が１つ増加し、
増幅度変換器１１は到来すｂ信号を上記データに対応し
て増幅する。以後、入力（ａ号のレベルかＶｌよシ低い
ときには、アップダウンカウンタ１２はｌづつア、ブカ
ウントするが、増幅度変換器１１の増幅度が大きくなっ
て、比較器１８．１９に与えられる信号のレベルがＶｌ
より大となると、比較器１８の出力が１（レベルとなり
、アンドゲート２０はクロックＣＫ３を通過させるよう
になる。このため、Ｄ−ＦＦ２２の出力端子ＱからはＬ
レベルの（８号が出力され、オアゲートからＬレベルの
信号′が出力され、Ｄ−Ｆｌｉ’２６の出力端子Ｑから
Ｌレベルの信号が出力されるようになるので、アンドゲ
ート２７はクロックＣＫ２を不通過とする。この結果、
アップダウンカウンタ１２ではアップカウント動作が停
止される。このときは、出力端子２からは第４図３２に
示はれるようなレベルを有する信号が出力されているこ
とになる。

次に、増幅度変換器１１から出力された信号が第４図３
３の如き信号となったとする。すると、この信号のレベ
ルはｖ２より高いから、比較器１８゜１９０出力信号は
、Ｈレベルとなり、アントゲ−）２０．２１の一方の入
力端子に与え−られる。この結果、クロ、りＣＫ３がア
ンドゲート２０，２１を介してＤ−ＦＦ２２，２３のク
ロ、り端子ＣＫに与えられ、Ｄ−ＦＦ２２，２３では、
信号ＡＧＣＧがＨレベルとなっているときに、夫々、Ｄ
−ＦＦ２２の出力端子ＱからＬレベルの信号が出方され
、Ｄ　−ＦＦ２３　の出力端子ＱからＨレベルの信号が
出力されるようになる。こｎで、Ｄ−ＦＦ２５，２６の
データ端子りにはＨレベルの信号が与えられるようにな
る。そこで、サンプリングクロ、りＣＫＩのパルスが立
上ったときに、Ｄ−ＦＦ２５，２６は、ともに出力端子
Ｑから出力する信号をＨレベルとする。このため、アッ
プダウンカウンタ１２のＵ／Ｄ端子には、Ｄ−ＦＦ２５
の出力端子ＱからＨレベルの信号が与えられ、アップダ
ウンカウンタ１２はダウンカウントモードとなる。次に
、クロ、りＣＫ２のパルスがアントゲ−）２７のＬ方の
入力端子へ到来すると、アンドゲート２７の他方の入力
端子にはＤ−ＦＦ２６の出力端子ＱからＨレベルの信号
が与えらｎているから上記パルスはアンドゲート２７を
通過してアップダウンカウンタ１２のクロ、り端子ＣＫ
へ到る。これにより、アップダウンカウンタ１２は１ダ
ウンカウントし、アップダウンカウンタ１２から信号線
１３を介して出力されるデータが１つ減少し、増幅度変
換器１１は到来する信号を上記データに対応して増幅す
る。以降増幅度変換器１１の出力信号のレベルがＶ！よ
シ高いとｆ！！＆こは、アップダウンカウンタ１２は１
づつ１ダウンカウントするが、増幅度変換器１１の増幅
度が小さくなって比較器１８．１９に与えられる信号の
レベルがＶ！とＶ、との間となると、前述のように、ア
ップダウンカウンタ１２ではダウンカウント動作が停止
嘔ｎる。このときにも、出力端子２からは第４図３２に
示されるようなレベルを有する信号が出力されているこ
とになる。

このようにして本実施例のＡＧＣ回路では、入力端子１
から到来した信号のピーク信号をｖｌからＶ！の間にお
さめて、出力できるものである。

尚、不実施例では、アップターランカウンタ１２は１づ
つアップカウントまたはダウンカウントしたが、クロ、
りＣＫ２のパルスを、１回の人力信号の到来に対応する
制御で複数個与えてアップダウンカウンタ１２が２以上
づつアップカウントまたはダウンカウントするようにし
ても良い。

〔発明の効果〕

以上説明したように、本発明によｎば、ピーク値の制御
をディジタル的に行なっているため、応答速度を速くす
ることができる。このため、ピーク値部分の時間幅が狭
いときでも、適切な制御が可能であり、ピーク値が高い
レベルから急激に低いレベルへ変化した場合にも追従可
能である。更に、増幅度をディジタル的に制御している
ので、同様の特性の回路を構成し易いという利点がある
。

【図面の簡単な説明】

第１図は従来のＡＧＣ回路のブロック図、第２図は本発
明の一実施例のブロック図、第３図は本発明の一実施例
の動作を説明するためのタイムチャート、第４図は増幅
度変換器の出力信号を示す図である。 １１・・・増幅度変換器　１２・・・アップダウンカウ
ンタ　１５・・・初期値回路　１７・・・アップダウン
カウント制御部　１８・・・（第１の）比較器１９Ｏ 代理人　弁理士　則　近　憲　−佑　Ｖ（ほか１名） 第１図 １ 第４図

Claims (2)

【特許請求の範囲】
1. （１）アップダウンカウンタと、該アップダウンカウン
   タの出力に基づいて入力信号を増幅して出力する増幅度
   変換器と、所定の２値の電圧値と前記増幅度変換器の出
   力信号との大小関係を検出してその結果に基づき、前記
   アップダウンカウンタをアップカウントまたはダウンカ
   ウントさせるように制御するアップダウンカウント制御
   部とを具備するＡＧＣ回路。
2. （２）アップダウンカウント制御部は、第１の電圧値よ
   り増幅度変換器の出力が低いときに信号を出力する第１
   の比較器と、前記第１の電圧値より高い第２の電圧値よ
   り前記増幅度変換器の出力が高いときに信号を出力する
   第２の比較器と、前記第一　１の比較器または第２の比
   較器の出力信号に基づいてアップダウンカウンタをアッ
   プカウントモードとする信号またはダウンカウントモー
   ドとｒる信号を出力するモード変換手段と、前記第１の
   比較器または前記第２の比較器から出力信号が得られる
   ときに前記アップダウンカウンタのカウント　゛動作を
   行なわせるクロックを与えるクロック出力手段とを具備
   することを特徴とする特許請求の範囲第（１）項記載の
   ＡＧＣ回路。