JPS6020392A - リフレツシユ制御方式 - Google Patents
リフレツシユ制御方式Info
- Publication number
- JPS6020392A JPS6020392A JP58129022A JP12902283A JPS6020392A JP S6020392 A JPS6020392 A JP S6020392A JP 58129022 A JP58129022 A JP 58129022A JP 12902283 A JP12902283 A JP 12902283A JP S6020392 A JPS6020392 A JP S6020392A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- refreshing
- signal
- time
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、記憶装置のす７レツシユの制御方式％式％
従来、記憶装置のりフレッシニ動作の制御は、１つの周
期に１つのりフレッシニアドレスヲ対応させ、リフレッ
シュ周期を管理する時間管理手段を持ち、−足時間外部
処理装置が記憶装置へ読出し書込み動作要求（通常動作
要求）を転送するのケ一時中止させている。
期に１つのりフレッシニアドレスヲ対応させ、リフレッ
シュ周期を管理する時間管理手段を持ち、−足時間外部
処理装置が記憶装置へ読出し書込み動作要求（通常動作
要求）を転送するのケ一時中止させている。
そして、一時中止させる直前に、通常動作要求があって
も、その動作とリフレッシュ動作が重ならない時間に１
時間管理手段よりリフレッシュ実行信号が出され、これ
によりリフレッシュ動作が実行され、リフレッシュ動作
の終了する時刻に。
も、その動作とリフレッシュ動作が重ならない時間に１
時間管理手段よりリフレッシュ実行信号が出され、これ
によりリフレッシュ動作が実行され、リフレッシュ動作
の終了する時刻に。
前記外部処理装置の通常動作要求の一時中止ケ解除する
という方式をとっていた。
という方式をとっていた。
従って、この方式では通常動作要求を一時中止させてか
ら１通常動作とリフレッシュ動作が重ならない時間待っ
てリフレッシュ動作を行う際、この待ち時間が１つのリ
フレッシュアドレスごとに必要であるという欠点があっ
た。
ら１通常動作とリフレッシュ動作が重ならない時間待っ
てリフレッシュ動作を行う際、この待ち時間が１つのリ
フレッシュアドレスごとに必要であるという欠点があっ
た。
第１図は従来のリフレッシュ制御方式の一例のブロック
図で、１は時間管理手段としてのカウンタであり、リフ
レッシュ動作はすべてこのカウンタの出力信号により制
御される。このカウンタの出力信号としてのリフレッシ
ュアドレスキャリー ′アップ信号４により、リフレッ
シュアドレスカウンタ５がカウントアツプされ、リフレ
ッシュアドレスバス６ヘリフレツシユアドレスが出力サ
レル。
図で、１は時間管理手段としてのカウンタであり、リフ
レッシュ動作はすべてこのカウンタの出力信号により制
御される。このカウンタの出力信号としてのリフレッシ
ュアドレスキャリー ′アップ信号４により、リフレッ
シュアドレスカウンタ５がカウントアツプされ、リフレ
ッシュアドレスバス６ヘリフレツシユアドレスが出力サ
レル。
また、カウンタ１の出力は、リフレッシュ制御情報線７
を介して、リフレッシュ実行制御レジスタ８へ入力され
、リフレッシュ動作命令９が出力される。
を介して、リフレッシュ実行制御レジスタ８へ入力され
、リフレッシュ動作命令９が出力される。
更に、内部リフレッシュモニタレジスタ１１は。
カウンタ１の出力によりセットされ、リフレッシュ終了
情報１０によりリセットされ、その出力は内部リフレッ
シュ信号１２となる。通常動作命令受は付は判定回路１
４は、この内部リフレッシュ信号１２により１通常動作
要求１３の受け付けを判断し、受は付けられた場合（内
部リフレッシュ信号１２が出力されていない場合）には
、通常動作命令１５を出し１通常動作を開始する。
情報１０によりリセットされ、その出力は内部リフレッ
シュ信号１２となる。通常動作命令受は付は判定回路１
４は、この内部リフレッシュ信号１２により１通常動作
要求１３の受け付けを判断し、受は付けられた場合（内
部リフレッシュ信号１２が出力されていない場合）には
、通常動作命令１５を出し１通常動作を開始する。
シュ信号１２とリフレッシュ動作命令９の関係は第３図
（ａ）〜（ｄ）で示されるようになる。第３図において
、内部リフレッシュケ告状態へ移行してから、リフレッ
シュ動作と、内部リフレッシュ信号１２の出る状態へ移
行する直前に入力されると仮定された通常動作とが重な
らない時間（リフレッシュ動作待ち時間１６）を過ぎて
からりフレッシュ動作命令９が出されるが、このリフレ
ッシュ動作待ち時間１６は、各々のリフレッシュアドレ
スごとに必要となってしまう。
（ａ）〜（ｄ）で示されるようになる。第３図において
、内部リフレッシュケ告状態へ移行してから、リフレッ
シュ動作と、内部リフレッシュ信号１２の出る状態へ移
行する直前に入力されると仮定された通常動作とが重な
らない時間（リフレッシュ動作待ち時間１６）を過ぎて
からりフレッシュ動作命令９が出されるが、このリフレ
ッシュ動作待ち時間１６は、各々のリフレッシュアドレ
スごとに必要となってしまう。
本発明は従来のもののこのような欠点を除去し。
少なくとも２回以上の予められた回数のリフレッシュ動
作を連続して行うことにより、この連続リフレッシュの
初めの所にだけ、リフレッシュ動作待ち時間の必要とな
るす７レツシ一制御方式を提伊、するものである。
作を連続して行うことにより、この連続リフレッシュの
初めの所にだけ、リフレッシュ動作待ち時間の必要とな
るす７レツシ一制御方式を提伊、するものである。
本発明によるとリフレッシュ周期を管理し周期ごとにト
リガ信号を生起する瞬間Ｖ理手段と、前記トリガ信号全
受信して少なくとも２回υ上の予め定められた回数のリ
フレッシュ動作を起動させるリフレッシュ動作起動手段
と、前記の定められた回’ｔＦ９のリフレッシュ動作の
１回ごとにリフレッシュアドレス６１４えるリフレッシ
ュアドレス生起手段とを含み、１回のリフレッシュ動作
の起動があると前記予め定められた回数に相当する少な
くとも２つ以上のリフレッシュアドレスのリフレッシュ
が行なわれることを特徴とするリフレッシュ制御方式が
得られる。
リガ信号を生起する瞬間Ｖ理手段と、前記トリガ信号全
受信して少なくとも２回υ上の予め定められた回数のリ
フレッシュ動作を起動させるリフレッシュ動作起動手段
と、前記の定められた回’ｔＦ９のリフレッシュ動作の
１回ごとにリフレッシュアドレス６１４えるリフレッシ
ュアドレス生起手段とを含み、１回のリフレッシュ動作
の起動があると前記予め定められた回数に相当する少な
くとも２つ以上のリフレッシュアドレスのリフレッシュ
が行なわれることを特徴とするリフレッシュ制御方式が
得られる。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第２図は本発明の一実施例のブロック図を示し１は時間
管理手段としてのカウンタ、２は該カウンタの出力トリ
ガ信号、３は該トリガ信号２を受信して少くとも２回以
上の予め定められた回数のリフレッシュ動作を起動させ
る連続リフレッシュ制御回路％５は２の定められた回数
のリフレッシュの１回ごとにりフレッシュアドレス分与
えるリフレッシュアドレス生起手段としてのりフレッシ
ュアドレスカウンタである。連続リフレッシ−制御回％
３はリフレッシュ制御情報線７を介して、リフレッシュ
実行制御レジスタ８と内部リフレッシュモニタレジスタ
１１を制御することにより。
管理手段としてのカウンタ、２は該カウンタの出力トリ
ガ信号、３は該トリガ信号２を受信して少くとも２回以
上の予め定められた回数のリフレッシュ動作を起動させ
る連続リフレッシュ制御回路％５は２の定められた回数
のリフレッシュの１回ごとにりフレッシュアドレス分与
えるリフレッシュアドレス生起手段としてのりフレッシ
ュアドレスカウンタである。連続リフレッシ−制御回％
３はリフレッシュ制御情報線７を介して、リフレッシュ
実行制御レジスタ８と内部リフレッシュモニタレジスタ
１１を制御することにより。
連続リフレッシュを実現する。
となる。連続りフレッシュ制御回路３から、連続リフレ
ッシュ移行実行信号がリフレッシュ制御情報線７を介し
て内部リフレッシュモニタレジスタ１１に入力されると
、内部９リフレッシュ信号１２が出力される。この信号
は、４回のりフレッシー動作が終了した時点でリセット
される。この内部リフレッシュ信号１２が出力されてか
ら、リフレッシュ動作、待ち時間１６が経過した後、リ
フレッシュ実行制御レジスタ８よりリフレッシュ動作命
令９が出され、リフレッシュ動作が実行される。
ッシュ移行実行信号がリフレッシュ制御情報線７を介し
て内部リフレッシュモニタレジスタ１１に入力されると
、内部９リフレッシュ信号１２が出力される。この信号
は、４回のりフレッシー動作が終了した時点でリセット
される。この内部リフレッシュ信号１２が出力されてか
ら、リフレッシュ動作、待ち時間１６が経過した後、リ
フレッシュ実行制御レジスタ８よりリフレッシュ動作命
令９が出され、リフレッシュ動作が実行される。
この最初のリフレッシュ動作が終了した時点で。
リフレッシュアドレスキャリーアップ信号４と、２つ目
のりフレッシー動作命令９が出されて、次のリフレッシ
ュアドレス６のリフレッシュが実行される。この様にし
て第４図に示すように４回のリフレッシュが終了すると
、リフレッシュアドレス６をカウントアツプし、内部リ
フレッシュ信号１２がリセットされる。
のりフレッシー動作命令９が出されて、次のリフレッシ
ュアドレス６のリフレッシュが実行される。この様にし
て第４図に示すように４回のリフレッシュが終了すると
、リフレッシュアドレス６をカウントアツプし、内部リ
フレッシュ信号１２がリセットされる。
第３図と第４図を比較すれば分るように、従来の方法で
は、４回必要であったリフレッシュ動作待ち時間１６が
１回だけですみ、全体の時間に対する内部リフレッシュ
信号１２がセットされている時間の割合が減少する。
は、４回必要であったリフレッシュ動作待ち時間１６が
１回だけですみ、全体の時間に対する内部リフレッシュ
信号１２がセットされている時間の割合が減少する。
本発明には、以上説明したように、少なくとも２回以上
の予め定められた回数のリフレッシュ動作を続けておこ
なうことにより、全体の時間に対する。リフレッシュ動
作が占める時間の割合を少なくするという効果がある。
の予め定められた回数のリフレッシュ動作を続けておこ
なうことにより、全体の時間に対する。リフレッシュ動
作が占める時間の割合を少なくするという効果がある。
第１図は従来のリフレッシュ制御方式の一例のブロック
図、第２図は本発明の一実施例を示すブロック図、第３
図は第１図に示したブロック図のタイムチャート、第４
図は第２図に示したブロック図の連続して行うリフレッ
シュ動作の回数を４回とした場合のタイムチャートであ
る。 １・・・・・・カウンタ、２・・・・・・連続リフレッ
シュトリガ信号、３・・・・・・連続りフレッシュ制御
回路、４・・・・・・リフレッシュアドレスキャリーア
ップ信号％ ５・・・・・・リフレッシュアドレスカウ
ンタ、６・・・・・・リフレッシュアドレスバス、７・
・・・・・リフレッシュ制御情報線、８・・・・・・リ
フレッシュ実行制御レジスタ、９・・・・・・リフレッ
シュ動作命令、１０・・・・・・リフレツシニ終了情報
、１１・・・・・・内部リフレッシュモニタレジスタ、
１２・・・・・・内部リフシッフ１８号ｓ １３・・−
・・・通常動作要求、１４・・・・・・通常動作命令受
は付は判定回路、１５・・・・・・通常動作命令、１６
・・・・・・リフレッシュ動作待ち時間。 ／４ 第 ノ Ｌ？ゴ
図、第２図は本発明の一実施例を示すブロック図、第３
図は第１図に示したブロック図のタイムチャート、第４
図は第２図に示したブロック図の連続して行うリフレッ
シュ動作の回数を４回とした場合のタイムチャートであ
る。 １・・・・・・カウンタ、２・・・・・・連続リフレッ
シュトリガ信号、３・・・・・・連続りフレッシュ制御
回路、４・・・・・・リフレッシュアドレスキャリーア
ップ信号％ ５・・・・・・リフレッシュアドレスカウ
ンタ、６・・・・・・リフレッシュアドレスバス、７・
・・・・・リフレッシュ制御情報線、８・・・・・・リ
フレッシュ実行制御レジスタ、９・・・・・・リフレッ
シュ動作命令、１０・・・・・・リフレツシニ終了情報
、１１・・・・・・内部リフレッシュモニタレジスタ、
１２・・・・・・内部リフシッフ１８号ｓ １３・・−
・・・通常動作要求、１４・・・・・・通常動作命令受
は付は判定回路、１５・・・・・・通常動作命令、１６
・・・・・・リフレッシュ動作待ち時間。 ／４ 第 ノ Ｌ？ゴ
Claims (1)
- リフレッシュ周期を管理し周期ごとにトリガ信号を生起
する時間管理手段と、前記トリガ信号を受信して２少な
くとも２回以上の予め定められた回数のリフレッシュ動
作全起動させるリフレッシュ動作起動手段と、前記の定
められた回数のリフレッシュ動作の１回ごとにリフレッ
シュアドレスを与えるリフレッシ・ニアドレス生起手段
とを含み、１回のリフレッシュ動作の起動があると前記
予め定められた画数に相当する少なくとも２つ以上のリ
フレッシュアドレスのリフレッシュが行なわれることを
特徴とするリフレッシュ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129022A JPS6020392A (ja) | 1983-07-15 | 1983-07-15 | リフレツシユ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58129022A JPS6020392A (ja) | 1983-07-15 | 1983-07-15 | リフレツシユ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020392A true JPS6020392A (ja) | 1985-02-01 |
Family
ID=14999212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58129022A Pending JPS6020392A (ja) | 1983-07-15 | 1983-07-15 | リフレツシユ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020392A (ja) |
-
1983
- 1983-07-15 JP JP58129022A patent/JPS6020392A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0496163A (ja) | Ｄｍａコントローラ | |
| JPH05165762A (ja) | Ｄｍａコントローラ | |
| US6115767A (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP3492139B2 (ja) | バスを介したデータ転送方法およびバスマスタ制御装置 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP2616151B2 (ja) | メモリリフレッシュ回路 | |
| JPH04306754A (ja) | Ｄｍａコントローラ | |
| JP2001202777A (ja) | Ｓｄｒａｍの制御装置 | |
| JPS63247996A (ja) | メモリアクセス方法 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPH036763A (ja) | Ｄｒａｍ型メモリ装置間の高速データ転送方法 | |
| JPH09259074A (ja) | メモリーアクセス回路 | |
| JP2896207B2 (ja) | Ａ／ｄ変換装置 | |
| JPH06111568A (ja) | 画像メモリ装置 | |
| JPS6324349A (ja) | メモリアクセス装置 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH04191938A (ja) | 情報処理システム | |
| JPH0242587A (ja) | 画像処理装置 | |
| JPH11167519A (ja) | メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置 | |
| JPS6373453A (ja) | 共通バス制御方式 | |
| JPS6016655B2 (ja) | 入出力装置アクセス制御方式 | |
| JPS61241859A (ja) | デ−タ転送装置 | |
| JPH0250390A (ja) | ダイナミックｒａｍ制御方式 |