JPS6020521A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、特に、フリップチップ方式による
フェイスダウンボンディングでペレソ１−をパッケージ
基板の配線上に接合する型式の半導体装置に適用して効
果のある技術に関するものである。

［背景技術］ フリップチップ方式によるフェイスダウンボンディング
でペレットをパッケージ基板の配線に接続する半導体装
置においては、セラミックパッケージ基板上の配線は基
板上にパターニングしたペースト状のタングステン（Ｗ
’）をセラミックパッケージ焼成時に同時に焼結するこ
とによって形成することが考えられうる。

ところが、この場合には、焼結時にパッケージが収縮す
るため、パッケージの寸法相変のコン１−１−１−ルが
回灯である。特にペレソｌ−の表面にボンディング用の
ハンプ電極を設けたフェイスダウンボンディング方式に
おいては、パッケージの収縮によってタングステンの配
線の寸法に狂いが生し、ポンディング後のバンプ接続の
信頼性が十分に得られないという問題があることが本発
明者によって解明された。

［発明の目的］ 本発明の目的は、高い寸法精度で低抵抗の配線を備えて
なる半導体装置を提供することにある。

本発明の他の目的は、半田濡れ性が良く、半田による食
われの少ないベレット接合用のペデスタル部を有する半
導体装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、パッケージ基板上の配線としてクロム（Ｃｒ
）と銅（Ｃｕ）との多層配線をセラミ・ツクパッケージ
焼成後、蒸着によって形成することにより、寸法精度が
高く“ζ低抵抗の配線を得ることができる。

また、配線とベレットとの接合用のペデスタル部をクロ
ムと銅との組合せおよびそれらの合金で形成することに
より、半田の濡れ性が良く、半田食われの少ないペデス
タル部を得ることができる。

さらに、銅とパッケージ基板の間にもチタン層を形成す
るため、銅とセラミックパッケージの密着性が向上する
。

［実施例１］ 第１図は本発明による半導体装置の一実施例を示す断面
図、第２図はその配線部およびペデスタル部の拡大部分
断面図である。

本実施例において、パッケージ基板１はたとえばセラミ
ックで作られており、その内部には内部配線２が形成さ
れている。この内部配線２の下端はパッケージ基板１の
裏面に取りイ」けられるアキシャル型のリードピン３に
接続されている。一方、内部配線２の上端はパフケージ
基板１の表面上に形成した配線４と接続されている。

この配線４の所定部分にはペレット接合用のペデスタル
部５が突設されている。このペデスタル部５には、ベレ
ット７が半田バンプ６によりフェイスダウンポンディン
グ方式で接合され、電気的に接続されている。

また、前記ベレット７等は、封止剤たとえば低融点ガラ
ス８でパッケージ基板１に固着されたセラミック等のキ
ャップ９により気密封止されている。

本実施例において、前記配線４は第２図に示すように、
焼結後のパッケージ基板１の上に薄膜蒸着により形成さ
れたクロム層１０と、このクロムＮ１０の上に薄膜蒸着
された銅ＩＮ１．１と、この銅層１１の上に薄膜蒸着さ
れたクロム層１２とからなる３層の薄膜多層配線として
形成されている。

さらに、前記ペデスタル部５は、前記配線４の最」二層
であるクロム層１２の上にＹＩ膜蒸着された銅層１３と
、この銅層１３の周囲に薄膜蒸着されたクロム層１４と
からなる。

本実施例においては、配線４がクロム層１０、銅層１１
、クロム層１２の３ＷＩの薄膜蒸着層により形成されて
いるので、焼結によって形成したタンクステン配線に較
べ配線４およびペデスタル部５は寸法精度良く形成され
る。したがって、大形ベレットのフェイスダウンポンデ
ィングが可能となる。また、銅層１１の存在により配線
４の低抵抗化が得られる上に、最下層がクロム層１０で
あることにより、銅とじかに基板１に接着したときに較
ベバンケージ基板１との密着接合体が非電に良好となる
。

また、本実施例では、ペデスタル部５が銅層１３上にク
ロム層１４を薄膜蒸着した構造であるので、半田バンプ
６でベレット７を接合する際にクロム層１４が銅層１３
の半田による食われ（銅が半田に吸収され化合すること
）を防止すると共に、半田濡れ性を向上させることが可
能である。

さらに、配線４はチタン層１２によって被覆されである
ので、余分に付着した半田に銅層１１が吸収され化合す
ることはない。

［実施例２１ 第３図は本発明の実施例２による半導体装置の要部の拡
大部分断面図である。

この実施例２においては、パンケージ基板２上の配線４
は実施例１と同じくクロム層１０．銅屑■１、クロム屓
１２０３層の薄膜蒸着層よりなるが、その上のバンプ接
合用のペデスタル部５が下側にクロム−銅合金［１５、
その上に銅ｆｆ１６を薄膜蒸着した構造である。このク
ロム−銅合金層１５はクロムと銅を当初から一緒に蒸着
するか、あるいはクロムと銅をそれぞれ別々に蒸着した
後にアニールして合金化する方法等により形成すること
ができる。

本実施例２によれば、銅層１６が半田に濡れ易い」二に
、クロム−銅合金層１５が半田食われ防止の役目を果た
すので、高信頼性で寸法精度の良い半田バンプ接合が可
能である。

［実施例３］ 第４図は本発明による半導体装置の他の実施例を示して
いる。

この実施例はバツケージ基板１上に複数個のペレノ）７
ａ、７ｂをフェイスダウンボンディングにより接合した
マルチチップ型の半導体装置であるが、本発明はこのよ
うな構造においても極めて有用である。

［効果］ （］）、フェイスダウンポンディングによりペレットを
接合するパッケージ基板上の配線が、パフケージ基板上
のクロム層と、該クロム層上の銅屑と、該銅層上のクロ
ム層とからなる薄膜多層配線であることにより、高い寸
法精度を得ることができる。

（２）、前記ｆｌ）の薄膜多層配線、特にチタン層の介
在により、配線とパッケージ基板との密着接合性が極め
て良好となる。

（３）、前記（１）の薄膜多層配線、特に銅層により低
抵抗の配線が得られる。

（引、配線とペレットとの接合用のペデスタル部がクロ
ム層と＃ｐＩ屑との多層またはクロムと銅の合金層から
なることにより、半田への濡れ性を向上させることがで
きる。

（５）、前記（４）のペデスタル部により、半田による
食われを防止することができる。

（６）、前記１４）、＋５）により、高い信頼性のフェ
イスダウンボンディングを行うことができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を造塩しない範囲で種々変更可能
であることはいうまでもない。

たとえば、ペデスタル部はその下層側の銅層またはクロ
ム−銅合金層の下側にクロム層を介在させた３層以上の
多層薄膜構造として形成することもできる。

また、配線またはペデスタル部の薄膜は蒸着以外の方法
で形成してもよいつ

【図面の簡単な説明】

第】図は本発明による半導体装置の一実施例を示す断面
図、 第２図はその配線およびペデスタル部の１つの実施例の
拡大部分断面図、 第３図は配線およびペデスタル部の伯の実施例を示す拡
大部分断面図、 第４図は本発明による半導体装置の他の実施例を示す拡
大部分断面図である。 １・・・パッケージ基板、２・・・内部配線、３・・・
リードピン、４・・・配線、５・・・ペデスタル部、６
・・・半田ハンプ、７．７ａ、７ｂ・・・ヘレソト、８
・・・封止剤、９・・・キャップ、１０・・・クロム層
、１１・・・銅屑、１２・・・クロム層、１３・・・銅
層、１４・・・クロム層、１５・・・クロム−銅合金層
、１６・・・銅層。 第　１　図 第　２　図 第　３　図 第　４　図

Claims (1)

1. 【特許請求の範囲】 １、フェイスダウンボンディングによりペレットをパッ
   ケージ基板上の配線に接合する半導体装置において、配
   線が、パッケージ基板上のクロム層と、該クロム層上の
   銅層と、該銅層上のクロム層とからなる薄膜多層配線で
   あることを特徴とする半導体装置。 ２、フェイスダウンボンディングによりペレットをパッ
   ケージ基板上の配線に接合する半導体装置において、配
   線とベレソ１〜の接合用のペデスタル部が、クロム層と
   銅層との多層薄膜またはクロムと銅の合金層薄膜よりな
   ることを特徴とする半導体装置。 ３、配線が、パッケージ基板上のクロム層と、該りｖＪ
   Ｘ層上の銅層と、該銅層上のクロム層とからなる薄膜多
   層配線であることを特徴とする特許請求の範囲第２項記
   載の半導体装置。