JPS60205373A

JPS60205373A - 減電圧検出装置

Info

Publication number: JPS60205373A
Application number: JP59064327A
Authority: JP
Inventors: Osamu Komazawa; 修駒沢
Original assignee: Aisin Seiki Co Ltd
Current assignee: Aisin Corp
Priority date: 1984-03-30
Filing date: 1984-03-30
Publication date: 1985-10-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の対象）本発明は、電子制御装置に定電圧を供給する定電圧回路
の減電圧検出回路に関し、特に電子制御装置をマイクロ
コンピュータで構成した該マイクロコンピュータをリセ
ットするリセット回路へ減電圧検出信号を出力する減電
圧検出回路に関する〔従来技術〕近年、高性能なマイクロコンピュータ（以下マイコンと
称す）の出現により、車両の電子制御化が進み、エンジ
ン系制御、駆動系制御、走行系側（１）御等の多くのシステムの制御にマイコンが用いられてい
る。

ところが、これらマイコンを用いた制御システムにおい
て、マイコンの電源電圧が変動した場合、特に電源電圧
が低下した時には、マイコンが正常な作動をせず、暴走
することがある。特に、上述した車両等に用いるマイコ
ンは、バッテリーを電源としているため、例えばセル・
モータ始動時等は急激に電圧が降下して、マイコンの電
源電圧が不安定となり易い。

又、マイコンは他の電気機器の作動による電気的ノイズ
あるいは誘導障害等の外的要因により正常な作動をしな
い場合がある。

そこで従来では、電源電圧の変動を検出する減電圧回路
を配して、電源電圧が低下した場合にはこれを検出して
、マイコンをリセツ］・シている。

又、マイコンから一定の周波数の矩形波信号を発振して
、この信号を監視することにより暴走を検知している。

しかし、これらの回路を別個に構成し、例えばオア回路
にて１つの暴走検知回路とず（２）るためには、部品数が多くかつ回路が複雑であった。

そこで、本出願人は先願である特願昭５７−２１０１７
０号にて、矩形波発振回路１周波数選別回路および減電
圧検出回路を組み合わせてリセット回路を構成すること
により、マイコンから出力される発振信号が周波数選別
回路で定める周波数帯に該当しない場合には、該発振信
号を次段へ伝達せず、矩形波発振回路により、リセット
パルスを発してマイコンをリセットし、さらに、減電圧
が生じた際にも、発振信号の伝達を阻止してリセットを
かける、マイコンの暴走検知回路を提案した。これによ
れば、３つの回路を組み合わせることにより、部品が共
通化でき、部品点数を大巾に低減することができた。

しかし、この先願に開示される減電圧検出回路では、電
源電圧の低下により、定電圧回路がマイコンに定電圧を
供給できない電圧を、定電圧回路の１次側（定電圧回路
の入力側、電源電圧）の電圧を検出して判別している。

すなわち、定電圧面（３）路の１次側の電圧に対応して、定電圧回路の２次（ＩＩ
　（定電圧回路の出力側、定電圧）の出力電圧を想定し
、この想定電圧が所定電圧以下となると、２次側におい
て定電圧が供給できないと判別している。このため、Ｉ
Ｉ電源電圧り定電圧回路の２次側電圧を想定する回路を
必要としている。

〔本発明の課題〕

そこで、本発明は、電子制御装置（マイコン）の減電圧
検出回路において、減電圧検出信号を定電圧回路の２次
側から検出することにより、定電圧回路の２次側電圧を
想定する回路を無くすこと、をその課題とする。

〔解決手段およびその作用〕

このために、本発明においては、電源電圧を定電圧に変
換するツェナダイオードを備えた定電圧回路の、ツェナ
ダイオードのツェナ電圧が所定値以下になった事を検出
する検出素子を配する。

これによれば、定電圧回路の定電圧は・ツェナダイオー
ドのツェナ電圧から決まることから、定電圧回路の２次
側電圧を直接検出できる。

（４）〔発明の効果〕本発明によれば、定電圧回路の２次側電圧を直接検出す
るため、１次側の電圧変動による影響が少ないので、減
電圧検出の精度が向上する。これは、例えば前述した定
電圧回路の１次側電圧を検出し、２次側電圧を想定して
減電圧を検出するものでは、１次側の電圧変動の方が大
きいため、実際には２次側電圧が得られている場合でも
、１次側の変動により減電圧を検出する場合が生ずるも
のであり、これに比し、本発明ではこの様な１次側変動
の影響が極めて小さいものである。

さらに、１次側電圧を検出し、２次側電圧を想定する上
記先願のものでは、想定した２次側電圧と実際の２次側
電圧とは必らずしも一致しないため、実際にマイコンを
駆動するために必要な２次側電圧より高めの電圧で減電
圧を検出するようにしているが、本発明では、２次側電
圧を直接検出するため、２次側電圧を基準として減電圧
を検出でき精度がさらに向上する。

〔実施例〕

（５）以下図面に基づいて本発明の一実施例を説明する。この
例では、電子制御装置はマイコンＣＰＵにより構成され
ている。マイコンＣＰＵには、定電圧回路１０より定電
圧Ｖｃｃが供給されている。

また、ＣＰＵのリセット端子ＲＥＳは、リセット回路２
０の出力端に接続され、ＣＰＵの発振出力端子ＰＧＯは
、周波数選別回路３０の入力端に接続されている。まず
、周波数選別回路３０は、ＣＰＵの発振出力が、抵抗Ｒ
１およびダイオードＤＩ、抵抗Ｒ２を介してコンデンサ
Ｃ１の一端に接続され、さらにオペ・アンプＯＰＩの反
転入力端子（−）に接続されている。また、オペ・アン
プＯＰＩの非反転入力端子（＋）には、定電圧Ｖｃｃを
抵抗Ｒ３，Ｒ４で分圧した基準電圧■１が入力されると
ともに、オペ・アンプＯＰＩの出力端より抵抗Ｒ５を介
してフィードバックされている。

このオペ・アンプＯＰＩの出力はリセット回路２０のコ
ンデンサＣ２に接続され、抵抗Ｒ７を介して抵抗Ｒ８の
一端およびトランジスタＴｒｉのベースに接続される。

トランジスタＴｒｌのコレ（６）フタは抵抗Ｒ９を介して、後述する減電圧検出回路４０
のトランジスタＴｒ４のコレクタおよび抵抗Ｒｈｏに接
続されている。

抵抗ＲＩＯの他端はオペ・アンプＯＰ２の反転入力端子
（−）に入力されるとともに、コンデンサＣ３および抵
抗Ｒ１１に接続されている。コンデンサＣ３の他端は、
定電圧Ｖｃｃに接続され、抵抗Ｒ１１の他端はオペ・ア
ンプＯＰ２の出力端に接続されている。オペ・アンプＯ
Ｐ２の非反転入力端子（＋）には、定電圧Ｖｃｃを抵抗
Ｒ１２，Ｒ１３にて分圧した第２の基準電圧■２が入力
され、さらに抵抗Ｒ１４により出力がフィードバックさ
れている。また、オペ・アンプＯＰ２の出力端は、抵抗
Ｒ１５及びコンデンサＣ４を介して定電圧Ｖｃｃに接続
され、さらにＣＰＵのリセット端子ＲＥＳに接続されて
いる。

次に、定電圧回路１０は、イグニッションスイッチＩＧ
を介してバッテリー電源Ｂと接続されている。

イグニッションスイッチＩＧのスタート端子は、（７）図示しないイグニッションシステムに接続されている。

このバッテリー電源Ｂの電圧が電源電圧である。電源電
圧と並列にサージアブソーバＳｖが接続され電源電圧の
アース側に直列にダイオードＤ２が接続されている。さ
らにダイオードＤ２を介してコンデンサＣ５が電源電圧
に対し、サージアブソーバＳ■と並列に接続されている
。このサージアブソーバＳ■は、サージ電圧を吸収して
、回路がサージ電圧により破壊されるのを防止する。ダ
イオードＤ２は、バッテリー電源Ｂの正負を逆に接続し
た際の回路破壊を防止する。さらに、コンデンサＣ５は
、電源電圧の急峻な電圧変化をにぶらせて、その影響を
小さくするものである。

次に、電源電圧の正電位側には、ツェナダイオードＺＤ
Ｉのカソードが接続され、アノードは抵抗Ｒ１６を介し
てダイオ−トチ２のアノード側に接続されている。この
ツェナダイオードＺＤＩのアノードはさらに抵抗Ｒ１７
を介してトランジスタＴｒ２のベースに接続されている
。ツェナダイオードＺＤ２のカソードは、抵抗Ｒ１８を
介して（８）電源電圧の正電位側に接続され、アノードは、トランジ
スタＴｒ２のベースに接続されている。トランジスタＴ
ｒ２のコレクタはダイオードＤ２のアノード側に接続さ
れ、エミッタは回路内のアース側に接続されている。ま
た、定電圧回路１ｏの出力端には、並列にコンデンサＣ
６が接続されている。

減電圧検出回路４０は、定電圧回路１０のツェナダイオ
ードＺＤ２のカソードにトランジスタＴｒ３のベースが
接続されている。トランジスタＴｒ３のエミッタは正電
位側に接続され、コレクタはトランジスタＴｒ４のベー
スに接続されている。トランジスタＴｒ４のベースは、
抵抗Ｒ１９を介してアースされ、エミッタは定電圧Ｖｃ
ｃに接続されると共に、コレクタがリセット回路２０の
抵抗ＲＩＯに接続されている。

次に各回路の作動について説明する。まず、Ｃｐｕの暴
走を検出する周波数選別回路３０について説明する。

周波数選別回路３０の各抵抗は、ここでは次の（９）様に定めである。すなわち、抵抗Ｒ１の抵抗値を抵抗Ｒ
２より大きくしである。この時、ＣＰＵの発振信号（例
えば、１００　Ｈｚの矩形波）が入力されると、この発
振信号が“Ｈ”レベルの際には、信号が抵抗Ｒ１および
コンデンサＣＩにより積分され、また＠Ｉ、ルベルの際
には抵抗Ｒ１、ダイオードＤ１およびコンデンサＣ１に
より積分される。ここで、各抵抗値は、抵抗Ｒ２を抵抗
Ｒ１に比べ充分小さく設定しであるため、積分時定数は
立下がりじＨ”レベルから“Ｌ”レベルに切換わる）時
の方が立上がり時より小さくなる。

次に、この積分された波形はオペ・アンプＯＰＩの反転
入力端子（−）に入力される。

オペ・アンプＯＰＩは、この入力波形を基準電圧ｖ１と
比較して、入力波形が基準電圧Ｖｌを越えた時に、出力
端子に“Ｌ”レベルを出力する。

次にこの出力信号は、コンデンサＣ２及び抵抗Ｒ７□　
Ｒ８により微分されて、トランジスタＴ「１のベースに
印加される。トランジスタＴｒｉは、この微分信号の立
ち上りに導通してコレクタが（１０） “し”レベルとなる。従って、この微分信号の立ち上り
がトランジスタＴｒｉに入力されるごとに、すなわちｃ
ｐｕの発振出力の周波数に応じてオペ・アンプＯＰＩの
出力が＠Ｈ”に切換わるごとに、オペ・アンプＯＰ２の
反転入力端子（−）は“Ｌ″レベルなる。この時、オペ
・アンプＯＰ２の反転入力端子（−）に接続されたコン
デンサＣ３の電荷が充電される。そして、トランジスタ
Ｔｒｉが遮断すると、オペ・アンプＯＰ２の出力端は通
常“Ｈ”であるから、このオペ・アンプＯＰ２の出力端
に接続された抵抗Ｒ１１を介してコンデンサＣ３は放電
される。

さて、ＣＰＵが正常に作動して、発振出力が所定の周波
数にて入力される時は、オペ・アンプＯＰ２の反転入力
端子（−）は、所定の周期で“Ｌ”レベルとされてコン
デンサＣ３は所定の周期で充電する。ここで、抵抗Ｒ９
，ＲＩＯ，Ｒ１１は次の様に定めである。すなわち、抵
抗Ｒ１１の抵抗値はＲ９，ＲＩＯより充分大きくしであ
る。したがって、オペ・アンプＯＰ２の出力より”Ｈ”
（１１）レベルが反転入力端子（−）にフィードバックされても
、コンデンサＣ３に蓄積される電荷により、オペ・アン
プＯＰ２の反転入力端子（＝）は■２まで上昇すること
はなく、オペ・アンプＯＰ２の出力は“Ｈ”レベルに保
持される。次に、ＣＰＵに異常が生じ、発振周波数が低
くなった場合は、コンデンサＣ３の充電周期が長くなる
ため、フィードバック抵抗Ｒ１１によりコンデンサＣ３
に蓄積される電荷が減少し、オペ・アンプＯＰ２の反転
入力端子（−）の電位が上昇して基準電圧■２より高く
なる。従ってオペ・アンプＯＰ２の出力が“Ｌ”レベル
となって、リセット信号がＣＰＵのリセット端子ＲＥＳ
に発せられてＣＰＵがリセットする。逆に、ＣＰＵの発
振周波数が高くなった場合は、周波数選別回路３０の立
上がり時定数（抵抗Ｒ１とコンデンサＣ１で決まる）は
前述した如く大きいため、“Ｈ″レベルここでは、オペ
・アンプＯＰＩの基準電圧Ｖｌ）まで充分立上がる以前
に次の立下がり信号が入力されてしまい、オペ・アンプ
ＯＰＩの出力はＩ、”レベルに（１２）切換ることなく、。Ｈ゛レベル保持する。従って、オペ
・アンプＯＰ２の反転入力端子（−）の電位は、フィー
ドバック抵抗Ｒ１１を介してコンデンサＣ３が放電され
ることにより上昇を続け、基準電圧Ｖ２を越えることに
より、リセットがかかる。

この様に、ＣＰＵが暴走して、その発振周波数に異常が
生じた場合、その周波数が高・低どちらに変化してもこ
れを検知してＣＰＵをリセットすることができる。

次に定電圧回路１０は、ツェナダイオードＺＤ１および
抵抗Ｒ１６により電源電圧を所定の電圧■０とする。　
トランジスタＴｒ２およびＴｒ３は、抵抗Ｒ１７、ツェ
ナダイオードＺＤ２によりベース電圧が印加されて導通
し、これによりツェナダイオードＺＤ２により電圧■０
が定電圧Ｖｃｃとされて出力される。ここで定電圧Ｖｃ
ｃは、ツェナタイオードＺＤ２のツェナ電圧にトランジ
スタＴ「３のベース・エミッタ電圧Ｖｂｅ　１を加え、
さらにトランジスタＴｒ２のベース・エミッタ電圧（１
３）Ｖｂｅ２を減じた電圧となる。この実施例ではツェナダ
イオードＺＤＩおよびＺＤ２を用いて、定電圧Ｖｃｃを
２段階で得ているため、電源電圧の変動に対してより安
定した定電圧Ｖｃｃが得られる。

減電圧検出回路４０は、トランジスタＴｒ３の導通およ
び遮断状態を検出している。すなわち、電源電圧が充分
高く、定電圧Ｖｃｃが得られている場合は、トランジス
タＴｒ３は導通している。このため、トランジスタＴｒ
４は遮断している。ところが、電源電圧が減少して、定
電圧Ｖｃｃが得られなくなると、すなわちツェナダイオ
ードＺＤ２のツェナ電圧が減少すると、そのツェナ電流
も減少しトランジスタＴｒ３のベース・エミッタ間電圧
Ｖｂｅ１が減少する。これによりトランジスタＴｒ３は
遮断し、トランジスタＴｒ４が導通して、抵抗ＲＩＯを
介してリセット回路２０のオペ・アンプＯＰ２の反転入
力端子（−）に、”Ｈ″レベル信号印加する。従って、
オペ・アンプＯＰ２の出力端が”Ｌ″レベルなり、ＣＰ
Ｕのリセット端子ＲＥＳにリセット信号を発する。

（１４）ここで、抵抗Ｒ１８はノイズ防止用の抵抗であり、これ
によりノイズによりトランジスタＴｒ３が遮断して、誤
まって減電圧を検出することを防止している。さらに、
本実施例では、゛ツェナダイオードＺＤ２のカソード側
、すなわち電源電圧の正電位側より減電圧を検出してい
るため、例えば、アノード側から減電圧を検出するもの
に比べ、ノイズにより生ずる電圧の変動の影響が小さく
できる。従って、トランジスタＴｒ３が、ノイズにより
誤まって減電圧を検出することがさらに防止されるや以上のように、本発明では、定電圧回路１０のツェナダ
イオードＺＤ２のツェナ電圧の減少によりトランジスタ
Ｔｒ３が遮断することを検出して、減電圧）★出を行な
っている。

【図面の簡単な説明】

図面は、本発明の一実施例を示す回路図である１０・・
・定電圧回路、２０・・・リセット回路、３０・・・周
波数選別回路、４０・・・減電（１５）圧検出回路、ＣＰＵ・・・マイクロコンピュータ、ＺＤ
Ｉ、ＺＤ２・・・ツェナダイオード、Ｔｒ３・・・トラ
ンジスタ（検出素子）、Ｂ・・・バッテリー電源（電源
電圧）特許出願人１イレン稍措樟式会社代表者中井令夫（１６）

Claims

【特許請求の範囲】

電源電圧をツェナダイオードにより定電圧とする定電圧
回路と、前記ツェナダイオードのツェナ電圧が所定値以
下になった事を検出する検出素子とを備える減電圧検出
回路。