JPH0681503B2 - ブロツキング発振式スイツチング・レギユレ−タ - Google Patents

ブロツキング発振式スイツチング・レギユレ−タ

Info

Publication number
JPH0681503B2
JPH0681503B2 JP59234029A JP23402984A JPH0681503B2 JP H0681503 B2 JPH0681503 B2 JP H0681503B2 JP 59234029 A JP59234029 A JP 59234029A JP 23402984 A JP23402984 A JP 23402984A JP H0681503 B2 JPH0681503 B2 JP H0681503B2
Authority
JP
Japan
Prior art keywords
circuit
pulse width
control circuit
oscillator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59234029A
Other languages
English (en)
Other versions
JPS60118059A (ja
Inventor
ギユンター、ペルート
ミヒアエル、レンツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS60118059A publication Critical patent/JPS60118059A/ja
Publication of JPH0681503B2 publication Critical patent/JPH0681503B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電気機器に給電するためのブロツキング発振式
スイツチングレギユレータに関する。
〔従来の技術〕
変圧器と、変圧器の一次巻線と、変圧器の負荷機器に給
電するための二次巻線と、一方の端子が基準電位に接続
された第２の二次巻線と、制御電極を有し導通区間が変
圧器の一次巻線と直列にして電源電圧を整流して得られ
る直流電圧に接続されたスイツチングトランジスタと、
スイツチングトランジスタの制御電極を制御するための
制御回路とを備えたブロツキング発振式スイツチング・
レギユレータはたとえば特開昭57−73430号公報に記載
されている。他の公知技術は雑誌“Funkschau"（1975年
５第５号、第40〜43頁、Ｗs-tehubeほか著“Schaltne
tzteile"（1979年発行、expert-Verlag,VDE-Verlag）の
特に第87頁以下、およびSiemens社“Schaltnetzteile m
it er IS TDA 4600"の第７頁以下に記載されている。
周知のように、このようなスイツチング・レギユレータ
の目的は、電気機器たとえばテレビジヨン受像器に安定
化かつ制御された動作電圧を供給することである。従つ
て、このようなスイツチング・レギユレータの中心部
は、冒頭に記載した、特に１つのバイポーラ電力用トラ
ンジスタにより構成されたスイツチング・トランジスタ
を操作端要素として用いる制御回路により形成されてい
る。また一般に給電すべき電気機器を電源網から絶縁す
ることが望ましいので高い作動周波数と高い運転周波数
に適した変圧器が設けられている。このようなスイツチ
ング・レギユレータは他励形としても自励形としても構
成することができる。本発明が対象とするのは自励形の
スイツチング・レギユレータであり、前記公報にもこの
ようなスイツチング・レギユレータが記載されている。
このようなスイツチング・レギユレータを先ず第５図の
原理接続図により説明する。
１つのnpn電力用トランジスタがたとえば制御回路RSに
対する操作端要素としての役割をし、そのエミツタ‐コ
レククタ間で１つの変圧器Trの一次巻線ＷＰと直列に接
続されている。前記公報の第１図を参照すると、この直
列回路に供給する直流電圧ＵＰは、交流電源から供給さ
れる交流電圧を整流回路たとえば全波ブリツジ形整流回
路により整流することにより得られることがわかる。np
nトランジスタＴを使用する場合、このトランジスタの
エミツタは基準電位（接地電位）に、コレクタは変換器
Trの一次巻線ＷＰに、またこの一次巻線の他端は上記の
（ただし図面には示されていない）整流回路から供給さ
れる供給電位ＵＰに接続されている。トランジスタＴの
エミツタ‐コレククタ間は１つのコンデンサＣＳにより
橋絡されている。他方、第５図中で一次巻線ＷＰを橋絡
しているキヤパシタンスＣＷは寄生キヤパシタンスであ
る。スイツチング・トランジスタＴはそのベースで制御
回路RSの出力部、第５図の場合にはパルス幅変調器PD
M、により制御されている。
変圧器Trの補助巻線ＷＨは制御回路RSに対するセンサと
しての役割をし、そのために一方の端で前記接地電位
に、また他方の端で制御回路RSの入力端に接続されてい
る。もう１つの巻線ＷＳは変圧器Trの本来の二次側をな
しており、この二次側に接続されている整流装置GLから
電気機器ＲＬに直流電圧ＵＳが供給される。
第５図に示されている例では、制御回路RSは出力部を形
成するパルス幅変調器PDMと、補助巻線ＷＨにより制御
される２つの入力部RSEおよびIABとを含んでいる。一方
の入力部RSEは制御電圧ＵＲの発生に用いられ、制御増
幅器RVを介して制御信号ＵＡをパルス幅変調器PDMに与
える。他方の入力部IABはパルス選別の役割をし、信号
ＵＮを制御回路RSのパルス幅変調器PDMに与える。制御
回路RSは電流‐電圧変換器SSWをも含んでおり、これは
制御回路の実際値制御部を形成し、変圧器Trの一次電流
ＩＰに比例する電圧ＵIPをパルス幅変調器PDMに与え
る。
制御回路RSのこれらの部分は同じく前記公開公報に示さ
れており、その第３図中に示されている制御回路に属し
ている。制御電圧発生回路RSEはその第１図および第２
図中に示されている抵抗R5およびR4により形成されてい
る。パルス選別回路IABはその第３図に示されている零
点通過検出回路およびその出力を与えられる制御論理回
路から成つている。最後に、パルス幅変調器PDMは前記
公開公報中に示されているトリガ回路およびその出力を
与えられる制御論理回路の部分とにより形成されてい
る。
制御回路RSのもう１つの端子には動作電圧ＵＢが与えら
れており、これは制御回路RSに給電する役割をし、それ
により一方では基準電位（接地）が、また他方では上記
端子に供給電位が与えられている。
本発明の第５図による回路に属するタイムダイアグラ
ム、すなわち制御回路RS内に現われる信号ＵＨ（変圧補
助巻線ＷＨから制御回路RSの制御のために与えられる信
号）、ＵＮ（パルス選別回路IABから供給される信
号）、ＩＰ（スイツチング・トランジスタＴと直列に接
続されている変圧器巻線ＷＰから供給される電流）およ
びＵIP（電流‐電圧変換器SSWから供給される実際値信
号）の時間的変化は第６図に示されている。
変圧器二次側の補助巻線ＷＨから供給される電圧ＵＨは
その零点通過（ＵＨ＝0V）により、変圧器Tr内に蓄積さ
れたエネルギーが放出されており、新たなロード・サイ
クルが開始すること、すなわちトランジスタＴにより形
成されているスイツチが閉じられ得ることについての情
報を与える。パルス選別回路IABを介してこの情報はパ
ルス幅変調器PDMに伝えられる。その際、ＵＮ＜0V→パ
ルス開始、ＵＮ＞0V→パルス開始不可能が成り立つてい
る。
さらに、変圧器Trの補助巻線ＷＨから供給される信号電
圧ＵＨから制御電圧発生回路RSEを介して二次電圧ＵＳ
に比例する制御電圧ＵＲが得られる。制御増幅器RV内で
制御電圧ＵＲは基準電圧（目標値）と比較される。制御
電圧ＵＲと基準値との差（制御偏差）は制御増幅器RVに
より増幅され、制御増幅器RVの出力端から供給される信
号電圧ＵＡはパルス幅変調器PDMに伝えられ、このパル
ス幅変調器PDMは電圧ＵＡを電流‐電圧変換器SSWの信号
ＵFIPと比較し、ＵIP≧ＵＡが成り立てば直ちに、トラ
ンジスタＴにより形成されているスイツチを開く。この
ようにしてＩＰのピーク値Ｉp maxは、ＵＲと基準電圧
との間の差が消滅するまで補正される。このことは、Ｕ
Ｒに従つてまたＵＳが一定にとどまることを意味する。
さて、以上に説明した種類、一層一般的には冒頭に記載
した種類のブロツキング発振式スイツチング・レギユレ
ータにおいて、制御電圧発生部RSE内または制御回路RS
の電圧供給部内に故障が生ずると、電圧ＵＰが許容限度
以上の高い値となり、それに伴つて二次電圧ＵＳの過上
昇、従つてまたスイツチング・レギユレータにより給電
される電子回路ＲＬの損傷を場合によつては生ずるとい
う結果を招く。このような結果を防止するため、ドイツ
連邦共和国特許出願第3336422号明細書には、以上に説
明したようなブロツキング発振式スイツチング・レギユ
レータにおいて、制御回路RSの正常な作動の際には動作
しない故障保護回路が設けられており、この故障保護回
路が変圧器Trの１つの二次巻線たとえば補助巻線ＷＨに
より給電されており、また、この二次巻線に流れる電流
が所定の限界値を超過すると、スイツチング・トランジ
スタＴおよび一次巻線ＷＰを共通に流れる電流を自動的
に遮断するように構成されているブロツキング発振式ス
イツチング・レギユレータが記載されている。このよう
な故障保護回路の好ましい実施態様も上記明細書に一層
詳細に記載されている。
この故障保護回路では、制御回路RSの出力によるスイツ
チング・トランジスタＴの動作が、故障保護回路の動作
することにより、故障保護回路を動作せしめまたたとえ
ば制御回路内の機能故障により条件づけられる異常が回
復しまたは他の仕方で補償され終るまでは阻止される。
その後に自動的に阻止が解除され、従つてまた制御回路
RSによるスイツチング・トランジスタＴの制御が再び開
始される。この方法によれば、制御回路の故障時、スイ
ツチング・トランジスタＴに対する個々の制御パルスが
抑制される。しかし、それに伴つて損失電力、特にスイ
ツチング・トランジスタＴにおける損失電力が非常に大
きくなり得る。
〔発明が解決しようとする課題〕
本発明の目的は、制御回路の故障したときに大なる損失
電力を生ずることなくスイツチング・レギユレータより
給電される負荷機器およびレギユレータのスイツチング
トランジスタを保護し得るブロツキング発振式スイツチ
ング・レギユレータを提供することにある。
〔課題を解決するための手段〕
上述の目的を達成するため、本発明においては、変圧器
と、変圧器の一次巻線と、変圧器の負荷機器に給電する
ための二次巻線と、一方の端子が基準電位に接続された
第２の二次巻線と、制御電極を有し導通区間が変圧器の
一次巻線と直列にして電源電圧を整流して得られる直流
電圧に接続されたスイツチングトランジスタと、スイツ
チングトランジスタの制御電極を制御するための制御回
路とを備えたブロツキング発振式スイツチング・レギユ
レータにおいて、制御回路は、変圧器の第２の二次巻線
の基準電位と接続されていない他方の端子と接続された
入力端と、スイツチングトランジスタの制御電極に接続
された出力端にパルス幅変調されたパルスを与え第１、
第２、第３および第４の入力端を有するパルス幅変調器
と、制御回路の入力端とパルス幅変調器の第１の入力端
との間に接続され、パルス幅変調器の第１の入力端に制
御信号を供給する制御増幅器を出力側に有する制御電圧
発生回路と、制御回路の入力端とパルス幅変調器の第２
の入力端との間に接続され、パルス幅変調器の第２の入
力端に信号を供給するパルス選別回路と、自際値送出器
として変圧器の一次巻線を流れる一次電流に比例する電
圧をパルス幅変調器の第３の入力端に供給する電流‐電
圧変換器と、機能故障が確認されている期間遮断パルス
を生成し、この遮断パルスをパルス幅変調器の第４の入
力端に供給する発振器とを有し、パルス幅変調器は遮断
パルスをパルス信号として出力端に供給し、発振器回路
はスイツチング・レギユレータの通常運転における周波
数より低い周波数で発振するものである。
本発明によるブロツキング発振式スイツチング・レギユ
レータの構成では、本発明により設けられた発振器が動
作して遮断パルスを発すると直ちに、制御回路の正常作
動中には第６図から明らかなように同様に発振器の時間
的挙動を有するブロツキング発振式スイツチング・レギ
ユレータの作用に基いてその高い周波数たとえば30kHz
で発生されている継続発振が阻止される。その代わり
に、著しく低い周波数で発振する付加された発振器が、
共通の故障指示回路を介してこの発振器を動作させるた
めに用いられる機能故障のいずれか１つが有効である
（このことは故障指示回路により指示される）かぎり
は、それ自体は正常動作で継続作動する制御回路の影響
を変調する。この変調により、各遮断パルスの消滅の直
後に自動的にスイツチング・レギユレータの正常な作動
が開始される。しかし、この正常作動は故障の存在また
は残存の際には再び自動的に中断または完全抑制され
る。しかし、発振器は継続振動し、自動的に次回の遮断
パルスの消滅後に次回のサイクル、すなわち制御回路RS
の新たな動作を開始する。
〔実施例〕
次に本発明の実施例を図面について説明する。
第１図に示されているように、第５図によるブロツキン
グ発振式スイツチング・レギユレータの回路には、前記
遮断パルスを供給する発振器F0が付加されており、この
発振器F0は、スイツチング・レギユレータまたはそれに
より給電される負荷回路ＲＬの損傷に通じ得る種々の故
障に応動する回路部分FIすなわち前記の故障指示回路に
より動作する。
これらの回路部分の好ましい実施例が第２図中に示され
ている。この実施例では原理的に任意に多数の機能故障
により故障指示回路FIを介して発振器F0を動作させるこ
とができる。そのためには、当該の機能故障を監視する
センサを故障指示回路FIの制御、従つてまた発振器F0を
動作させるために用いればよい。発振器F0はトリガされ
た状態で少なくとも１周期にわたり発振するので、発振
器を動作させる機能故障がヒステリシスなしに行なわれ
得ることは理解されよう。
故障指示回路FIは、二次電圧ＵＳ（電子装置ＲＬの入力
端に与える電圧）または一次電圧ＵＰまたは動作電圧Ｕ
Ｂの過上昇（所定の最大値を上方に超過）または過低下
（所定の最小値を下方に超過）または回路内の温度の過
上昇を保護する機能のような種々の保護機能を包含し得
る。
最も簡単には、このことは、第２図からわかるように、
故障指示回路FIをオアゲートとして構成し、その個々の
入力端F1,F2,…をそれぞれ１つのコンパレータにより制
御し、また個々のコンパレータがそれぞれ故障源を監視
するセンサから与えられる電圧を特定の参照電圧と比較
して、比較結果の極性の反転時に論理“1"を故障指示回
路FIのオアゲートの対応づけられている入力端に与える
ようにすることにより行なわれる。このような論理“1"
は故障指示回路FIの出力端に論理“1"を生じ、この論理
“1"が第１のスタテイツク・フリツプフロツプFF1、特
にセツト優位のRSフリツプフロツプ、のセツト入力端に
与えられ、その情報出力端Q1からの出力が、動にアンド
ゲートとして構成されている出力部PDMすなわちパルス
幅変調器の対応づけられている入力端ＵＦを直接に制御
する役割をする。
発振器F0に属する前記第１のフリツプフロツプFF1のリ
セツト入力端R1は、好ましくは演算増幅器として構成さ
れているコンパレータV1の出力により制御される。さら
に、このコンパレータV1の出力は第２のスタテイツク・
フリツプフロツプFF2（好ましくはリセツト優位のRSフ
リツプフロツプ）のリセツト入力端R2を制御し、その情
報出力端Q2からの出力は制御回路RSの出力部PDMの固有
に対応づけられている入力端Ｕstを直接に制御する役割
をする。第１のコンパレータV1と類似の第２のコンパレ
ータV2がその出力端で前記第２のスタテイツク・フリツ
プフロツプFF2のセツト入力端S2と接続されている。変
圧器Trの一次巻線ＷＰのスイツチング・トランジスタＴ
と反対側の端子は供給電位＋ＵＰを与えられており、ま
たこの端子は抵抗ＲＡを介して両コンパレータV1および
V2の各１つの入力端（図示の例では演算増幅器として構
成されたコンパレータV1ないしV2の反転入力端）に接続
されている。両コンパレータV1およびV2の他方の入力端
（図示の例では非反転入力端）は各１つの参照電位ＵB1
またはＵB2（接地点を基準とする）を与えられている。
変圧器Trのもう一つの二次巻線ＷＯは一方では接地点
に、また他方ではダイオードＤＢの正極に接続されてお
り、その負極は一方ではコンデンサＣＢを介して接地点
に、また他方では両コンパレータV1およびV2の抵抗ＲＡ
に接続されている入力端に接続されている。抵抗ＲＡは
両コンパレータV1,V2のこれらの入力端およびダイオー
ドＤＢの負極と一次巻線ＷＰとの間の接続線に挿入され
ている。
発振器F0の上記の実施例において、この発振器F0（およ
び制御回路RSの他の構成要素）の動作電圧ＵＢは上記の
抵抗ＲＡを介してビルドアツプされ、またスイツチング
・レギユレータのスイツチング動作中は二次巻線ＷＯお
よびダイオードＤＢにより保持されなければならない。
コンデンサＣＢは充電コンデンサとして作用する。また
抵抗ＲＡは始動抵抗としての役割をする。
発振器F0は両フリツプフロツプFF1（セツト優位）およ
びFF2（リセツト優位）と両コンパレータV1およびV2と
から成つている。この発振器は第１のRSフリツプフロツ
プFF1により形成される故障メモリをセツトし（ＵＦ＝
Ｈ（＝高））、またブロツキング発振式スイツチング・
レギユレータの正常作動中動作する部分により形成され
る“フライホイール・オシレータ”を第２のフリツプフ
ロツプFF2のＱ出力（すなわちQ2）からの信号Ｕstの立
上がりにより始動することによつて、制御回路RSの出力
部PDMを介してのスイツチング・トランジスタＴの制御
電極への作用を阻止する。
故障指示回路FIは図示の実施例では１つのオアゲートに
より形成されており、その入力は故障量を示し、またそ
の出力は第１のフリツプフロツプFF1のセツト入力S1と
共に故障メモリFF1をセツトする。こうして、第１のフ
リツプフロツプFF1のセツトされた状態では常に、スイ
ツチング・レギユレータ内またはその電圧供給部内に少
なくとも１つの故障が存在している。
この状態では第１のフリツプフロツプFF1が制御回路RS
によるスイツチング・トランジスタＴの制御を阻止す
る。スイツチング・レギユレータは第４図に示されてい
る時点１で遮断される。もはや巻線ＷＯおよびpnダイオ
ードＤＢを介してエネルギーが供給されないので、両コ
ンパレータV1およびV2により監視される動作電圧ＵＢも
低下する。
それにより電圧ＵＢが第１のコンパレータV1に与えられ
ている参照電圧ＵB1の値以下に低下すれば、コンパレー
タV1が第２のフリツプフロツプFF2をリセツトし、ま
た、第１のフリツプフロツプFF1のセツト入力端S1がベ
ルＬ（＝低）にある場合には、第１のフリツプフロツプ
FF1をもリセツトする。この挙動は第４図中に時点２に
より示されている。このリセツトに基づいて制御回路RS
の段に対する内部供給電圧ＵＩが遮断され、それにより
制御回路RSの電流受入れ（ＵＲからの電流）は、電圧Ｕ
Ｂが電流（∝ＵＰ/RＡ）より再び上昇し得る（ＵＰ≫Ｕ
Ｂ）まで低下する。
いまＵＢが電圧ＵB2（すなわち第２のコンパレータV2の
参照電圧）に到達すると（第４図中の時点３）、スイツ
チング・レギユレータは無故障作動時のように始動され
る。この始動は第２のフリツプフロツプFF2の出力端Q2
からの出力電圧Ｕstの立上りにより行なわれる。その後
も故障がオアゲートFIにより指示されていると、故障メ
モリFF1が新たに制御回路RSの出力部PDMを阻止する。上
記の経過が故障指示の存在時には繰返されるので、スイ
ツチング・トランジスタＴは阻止された状態にとどま
る。
それに対して、故障が除去されて故障指示回路FIからの
故障指示が消滅すると、スイツチング・レギユレータは
再び正常作動で始動する（第４図中の時点６）。
第２図の回路の上記の挙動を生ずる変圧器Trの一次側の
故障の代わりに、二次側の故障（たとえば負荷回路ＲＬ
を含む二次回路の短絡による故障）が生ずると、故障指
示回路FIの応動時間に関係して、制御回路RSによるスイ
ツチング・トランジスタＴの制御が阻止されるまでにス
イツチング・レギユレータのスイツチング作が行なわれ
る。従つて、単位時間中に発振器F0から与えられる遮断
パルスの数と同一時間中にスイツチング・レギユレータ
内で制御回路RSの作用に基づいて行なわれるスイツチン
グ動作の回数との比を相応に小さく設定することが望ま
しい。経験によれば、付加された発振器F0の周波数を約
100Hz以下に設定すれば十分である。それにくらべて制
御回路RSの作用に基づくスイツチング・レギユレータの
正常作動時の周波数はたとえば30kHzである。
第3a図には、監視すべき故障源が作電圧または電流であ
る場合に故障指示回路FIに信号を与えるための回路の簡
単な例が示されている。この故障源から与えられる電圧
Ｕはコンパレータｋ内で一定の参照電圧Ｕrefと比較さ
れ、比較結果が故障指示回路FIの１つの入力に与えられ
る。
スイツチング・レギユレータまたはその負荷回路の所定
の監視個所における作温度を監視する場合には、監視個
所の温度が温度依存性抵抗（センサ）Seにより検出され
る。この温度センサSeは一定抵抗r3と共に、参照電圧Ｕ
refを与えられる分圧回路を形成しており、その分圧点
がコンパレータｋの１つの入力端に接続されている。こ
のコンパレータｋの他方の入力端は、２つの一定抵抗r1
およびr2により形成されており同じく上記参照電圧Ｕ
refを与えられる第２の分圧回路の分圧点に接続されて
いる。このコンパレータｋの出力により、第3b図に示さ
れているように、故障指示回路FIの当の故障源に対応づ
けられている入力端が制御される。
発振器F0内に設けられている両フリツプフロツプFF1お
よびFF2の作用の説明の際、第１のフリツプフロツプFF1
のリセツト（第４図中の時点２）に基づいて制御回路RS
の個々の段に対する内部供給電圧ＵＩが遮断されるのと
した。このことは、電圧ＵＩを供給する端子と制御回路
RSの個々の段とを接続する開閉装置Schを第２のフリツ
プフロツプFF2の出力端Q2からの出力電圧Ｓstにより制
御することによつて最も簡単に行なわれる。開閉装置Sc
hはたとえばトランジスタＴに相当するスイツチング・
トランジスタにより構成されていてよい。いずれの場合
に開閉装置Schは、Ｕst＝Ｈ（＝高）の場合に制御回路R
Sへの給電のための電圧ＵＩを通し、Ｕst＝Ｌ（＝低）
の場合には制御回路RSへの給電を阻止するように構成さ
れていなければならない。
両フリツプフロツプFF1およびFF2の挙動は第２図中に記
入されている。
発振器F0内の両コンパレータV1およびV2に電圧を与える
ための二次巻線ＷＯの巻線方向が電子装置ＲＬに電圧を
与えるための二次巻線の巻線方向と同一であることは望
ましい。なぜならば、それによつて二次電圧ＵＳが直接
に監視され得るからである（過電圧および不足電圧監
視）。
〔発明の効果〕
本発明によれば、制御回路に故障が生じたとき、付加さ
れた発振器が低い周波数で振動し制御回路のパルス幅変
調器に与えられることによりスイツチング・トランジス
タの制御は抑制され、発振器の各パルスの消滅後制御回
路は再び通常の動作に戻るものであり、さらになお制御
回路に故障が存在する場合には再び発振器からのパルス
により制御回路のパルス幅変調器の出力端は遮断され、
この過程が故障の続く限り繰り返されるものであるか
ら、スイツチング・トランジスタの電力損失は低く押さ
えることができるものである。
【図面の簡単な説明】
第１図は本発明によるブロツキング発振式スイツチング
・レギユレータのブロツク接続図、第２図は本発明によ
り付加される発振器および故障指示回路の実施例を示す
ブロツク接続図、第3a図および第3b図は故障を検出して
故障指示回路に信号を与えるための回路の例を示す接続
図、第４図は本発明による回路の作動の仕方を説明する
ためのタイムダイアグラム、第５図は公知のブロツキン
グ発振式スイツチング・レギユレータのブロツク接続
図、第６図は第５図の回路の作動の仕方を示すタイムダ
イアグラムである。 FI……故障指示回路、F0……発振器、FF1,FF2……フリ
ツプフロツプ、GL……整流回路、IAB……パルス選別回
路、PDM……パルス幅変調器、RL……負荷、RS……制御
回路、RSE……制御電圧発生回路、RV……制御増幅器、S
ch……開閉装置、V1,V2……コンパレータ。
フロントページの続き (56)参考文献 特開 昭57−73430（ＪＰ，Ａ) 実開 昭55−83886（ＪＰ，Ｕ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】変圧器（Tr）と、変圧器（Tr）の一次巻線
    （ＷＰ）と、変圧器（Tr）の負荷機器に給電するための
    二次巻線（ＷＳ）と、一方の端子が基準電位に接続され
    た第２の二次巻線（ＷＨ）と、制御電極を有し導通区間
    が変圧器（Tr）の一次巻線（ＷＰ）と直列にして電源電
    圧を整流して得られる直流電圧に接続されたスイッチン
    グトランジスタ（Ｔ）と、スイッチングトランジスタ
    （Ｔ）の制御電極を制御するための制御回路（RS）とを
    備えたブロッキング発振式スイッチング・レギュレータ
    において、 制御回路（RS）は、変圧器（Tr）の第２の二次巻線（Ｗ
    Ｈ）の基準電位と接続されていない他方の端子と接続さ
    れた入力端と、スイッチングトランジスタ（Ｔ）の制御
    電極に接続された出力端にパルス幅変調されたパルスを
    与え第１、第２、第３および第４の入力端を有するパル
    ス幅変調器（PDM）と、制御回路（RS）の入力端とパル
    ス幅変調器（PDM）の第１の入力端との間に接続され、
    パルス幅変調器（PDM）の第１の入力端に制御信号（Ｕ
    Ａ）を供給する制御増幅器（RV）を出力側に有する制御
    電圧発生回路（RSE）と、制御回路（RS）の入力端とパ
    ルス幅変調器（PDM）の第２の入力端との間に接続さ
    れ、パルス幅変調器（PDM）の第２の入力端に信号（Ｕ
    Ｎ）を供給するパルス選別回路（IAB）と、実際値送出
    器として変圧器（Tr）の一次巻線（ＷＰ）を流れる一次
    電流（ＩＰ）に比例する電圧（ＵIP）をパルス幅変調器
    （PDM）の第３の入力端に供給する電流‐電圧変換器（S
    SW）と、機能故障が確認されている期間遮断パルスを生
    成し、この遮断パルスをパルス幅変調器（PDM）の第４
    の入力端に供給する発振器（F0）とを有し、パルス幅変
    調器（PDM）は遮断パルスをパルス信号として出力端に
    供給し、発振器回路（F0）はスイッチング・レギュレー
    タの通常運転における周波数より低い周波数で発振する
    ことを特徴とするブロッキング発振式スイッチング・レ
    ギュレータ。
  2. 【請求項２】発振器（F0）の入力端が故障指示回路（F
    I）の出力端に接続され、故障指示回路（FI）は監視す
    べき動作パラメータのそれぞれに対応する複数の入力端
    （F1、F2、・・・）を有し、これらの動作パラメータの
    すべてが正常な場合のみ第１の論理レベルの出力を生
    じ、その他の場合には第２の論理レベルの出力を生ずる
    ように構成されていることを特徴とする特許請求の範囲
    第１項記載のブロッキング発振式スイッチング・レギュ
    レータ。
  3. 【請求項３】故障指示回路（FI）が１つのオアゲートに
    より構成されており、その入力端が監視すべき動作パラ
    メータ（F1,F2,・・・）のそれぞれに対応し、それぞれ
    対応する動作パラメータにより当該の動作パラメータが
    異常な際には論理“1"を、正常な際には論理“0"を与え
    られることを特徴とする特許請求の範囲第２項記載のブ
    ロッキング発振式スイッチング・レギュレータ。
  4. 【請求項４】故障指示回路（FI）の出力端が第１のスタ
    ティック・フリップフロップ・（FF1）のセット入力端
    （S1）に接続されており、その出力端（Q1）が制御回路
    （RS）によるスイッチング・トランジスタ（Ｔ）の制御
    を阻止するためパルス幅変調器（PDM）の第４の入力端
    に接続されており、変圧器（Tr）の一次巻線（Wr）のス
    イッチング・トランジスタ（Ｔ）と反対側の端子が抵抗
    （ＲＡ）を介して、他方の入力端に各１つの参照電圧
    （ＵB1,UB2）を与えられている２つのコンパレータ（V
    1,V2）のそれぞれ一方の入力端に接続されており、また
    これらの一方の入力端が一方ではコンデンサ（ＣＢ）を
    介して接地点と、また他方ではダイオード（ＤＢ）の負
    極と接続されており、このダイオード（ＤＢ）の正極は
    変圧器（Tr）の二次巻線（ＷＯ）の出力端と接続されて
    おり、この二次巻線（ＷＯ）の入力端は接地点と接続さ
    れており、また第１のコンパレータ（V1）の出力は第１
    のスタティック・フリップフロップ（FF1）のリセット
    入力端（R1）と第２のスタティック・フリツプフロップ
    （FF2）のリセット入力端（R2）とを制御する役割をし
    ており、第２のスタティック・フリップフロップ（FF
    2）のセット入力端（S2）は第２のコンパレータ（V2）
    の出力端に接続されており、また第２のスタティック・
    フリップフロップ（FF2）の情報出力端（Q2）は制御回
    路（RS）によるスイッチング・トランジスタ（Ｔ）の制
    御を阻止するためにパルス幅変調器（PDM）に設けられ
    ているもう１つの入力端に接続されており、さらにこの
    情報出力端（Q2）からの出力により制御回路（RS）の内
    部供給電圧（ＵＩ）が同相で切換えられることを特徴と
    する特許請求の範囲第２項または第３項記載のブロッキ
    ング発振式スイッチング・レギュレータ。
  5. 【請求項５】両フリップフロップ（FF1,FF2）の出力端
    （Q1,Q2）からの出力を与えられるパルス幅変調器（PD
    M）の両入力端が、これらの出力が互いに同一の際には
    互いに同一の作用をすることを特徴とする特許請求の範
    囲第４項記載のブロッキング発振式スイツチング・レギ
    ュレータ。
  6. 【請求項６】制御回路（RS）のパルス幅変調器（PDM）
    がアンドゲートまたはノアゲートにより実現されてお
    り、このゲートの各１つの入力端が制御回路（RS）の対
    応づけられている部分または発振器（F0）の対応づけら
    れているスタティック・フリップフロップにより制御さ
    れていることを特徴とする特許請求の範囲第５項記載の
    ブロッキング発振式スイッチング・レギューレータ。
  7. 【請求項７】発振器（F0）の周波数と制御回路（RS）の
    時間的挙動の周波数との比が1:1ないし1:1000の範囲内
    に設定されていることを特徴とする特許請求の範囲第１
    項ないし第６項のいずれか１項に記載のブロッキング発
    振式スイッチング・レギュレータ。
  8. 【請求項８】両コンパレータ〔V1,V2）に給電する二次
    巻線（ＷＯ）の巻線方向が変圧器（Tr）の他の二次巻線
    の巻線方向と等しいことを特徴とする特許請求の範囲第
    １項ないし第７項のいずれか１項に記載のブロッキング
    発振式スイッチング・レギュレータ。
JP59234029A 1983-11-07 1984-11-06 ブロツキング発振式スイツチング・レギユレ−タ Expired - Lifetime JPH0681503B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833340138 DE3340138A1 (de) 1983-11-07 1983-11-07 Sperrwandler-schaltnetzteil
DE3340138.1 1983-11-07

Publications (2)

Publication Number Publication Date
JPS60118059A JPS60118059A (ja) 1985-06-25
JPH0681503B2 true JPH0681503B2 (ja) 1994-10-12

Family

ID=6213621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59234029A Expired - Lifetime JPH0681503B2 (ja) 1983-11-07 1984-11-06 ブロツキング発振式スイツチング・レギユレ−タ

Country Status (5)

Country Link
US (1) US4564820A (ja)
EP (1) EP0144754B1 (ja)
JP (1) JPH0681503B2 (ja)
AT (1) ATE28380T1 (ja)
DE (2) DE3340138A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2577360B1 (fr) * 1985-02-08 1987-03-06 Thomson Csf Circuit de commande d'alimentation a decoupage a demarrage automatique
FR2577359B1 (fr) * 1985-02-08 1987-03-06 Thomson Csf Circuit de commande d'alimentation a decoupage a demarrage progressif
FR2578118B1 (fr) * 1985-02-26 1987-02-20 Thomson Csf Circuit de commande d'alimentation a decoupage a applications variees
DE3527000A1 (de) * 1985-07-27 1987-02-05 Thomson Brandt Gmbh Schaltnetzteil
EP0219736A3 (de) * 1985-10-17 1987-09-23 Siemens Aktiengesellschaft Schaltungsanordnung zur Realisierung eines Standby-Betriebs in einem Sperrwandler-Schaltnetzteil
DE3733474A1 (de) * 1987-09-30 1989-04-20 Thomson Brandt Gmbh Schaltnetzteil
EP0419728A1 (de) * 1989-09-29 1991-04-03 Siemens Aktiengesellschaft Schaltungsanordnung für ein festfrequentes Sperrwandler-Schaltnetzteil
YU47882B (sh) * 1989-01-25 1996-05-20 Siemens Ag. Sklop kola za slobodno oscilujući prekidački mrežni deo sa bloking oscilatorom
NL8900509A (nl) * 1989-03-02 1990-10-01 Philips Nv Geschakelde voedingsspanningsschakeling.
ES2048805T3 (es) * 1989-09-29 1994-04-01 Siemens Ag Disposicion de circuito para una fuente de alimentacion de conexion de convertidor de bloqueo.
DE58907619D1 (de) * 1989-09-29 1994-06-09 Siemens Ag Schaltungsanordnung für ein Sperrwandler-Schaltnetzteil.
EP0419727B1 (de) * 1989-09-29 1994-02-16 Siemens Aktiengesellschaft Schaltungsanordnung für ein geregeltes Sperrwandler-Schaltnetzteil
US5180964A (en) * 1990-03-28 1993-01-19 Ewing Gerald D Zero-voltage switched FM-PWM converter
DE4238808C2 (de) * 1992-11-17 1996-12-19 Siemens Ag Sperrwandler-Schaltnetzteil mit sinusförmiger Stromaufnahme
JPH11206120A (ja) * 1997-11-07 1999-07-30 Alcatel Cit パワーコンバータを制御するための方法及び装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3771040A (en) * 1972-04-18 1973-11-06 Nasa Regulated dc-to-dc converter for voltage step-up or step-down with input-output isolation
US4288831A (en) * 1978-02-27 1981-09-08 Motorola, Inc. Shutdown circuit for a switching power supply
DE2819225A1 (de) * 1978-05-02 1979-11-08 Blaupunkt Werke Gmbh Spannungswandler
DE3032034A1 (de) * 1980-08-25 1982-03-25 Siemens Ag Sperrschwinger-schaltnetzteil
JPS5886615A (ja) * 1981-11-19 1983-05-24 Ricoh Co Ltd 電源回路
DE3312209A1 (de) * 1983-04-05 1984-10-11 Siemens AG, 1000 Berlin und 8000 München Sperrschwinger-schaltnetzteil

Also Published As

Publication number Publication date
ATE28380T1 (de) 1987-08-15
DE3340138A1 (de) 1985-05-15
DE3464831D1 (en) 1987-08-20
EP0144754A1 (de) 1985-06-19
US4564820A (en) 1986-01-14
EP0144754B1 (de) 1987-07-15
JPS60118059A (ja) 1985-06-25

Similar Documents

Publication Publication Date Title
JP2551390Y2 (ja) 電源回路
KR100522017B1 (ko) 스위칭 전원 장치용 오류 제어 회로
JPS60118059A (ja) ブロツキング発振式スイツチング・レギユレータ
JPH0225590B2 (ja)
EP0580180B1 (en) Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed
JP2612831B2 (ja) ブロツキング発振式スイツチング・レギユレータ
US4999566A (en) Current converter comprising current responsive, self oscillating, switching regulator
US4740879A (en) Blocking oscillator switched power supply with standby circuitry
JP2881171B2 (ja) スイッチトモード電源回路
JP3037050B2 (ja) 電源装置
US20020080626A1 (en) Switched mode power supply with a device for limiting the output voltage
JPS60194757A (ja) スイツチング電源装置
JP2542810B2 (ja) スイッチング制御型電源回路
JP3081478B2 (ja) 低電圧点灯回路
JPS5922564Y2 (ja) 直流安定化電源装置
JPH07213060A (ja) スイッチング電源装置
JP2592232Y2 (ja) スイッチング電源装置
JPH0550231B2 (ja)
JPS5834501Y2 (ja) 電源回路
EP0388492B1 (en) Inverter capable of controlling operating frequency
KR930010607B1 (ko) 태양전지를 이용한 인버터회로
CN122051961A (zh) 负载自锁电路和电子设备
JPS60205373A (ja) 減電圧検出装置
JPS5814705Y2 (ja) スイツチング電源回路
JPS5936985A (ja) レ−ザダイオ−ドの駆動回路