JPS60206105A - 厚膜型正特性半導体素子の製造方法 - Google Patents

厚膜型正特性半導体素子の製造方法

Info

Publication number
JPS60206105A
JPS60206105A JP59064021A JP6402184A JPS60206105A JP S60206105 A JPS60206105 A JP S60206105A JP 59064021 A JP59064021 A JP 59064021A JP 6402184 A JP6402184 A JP 6402184A JP S60206105 A JPS60206105 A JP S60206105A
Authority
JP
Japan
Prior art keywords
thick film
semiconductor device
powder
film type
glass frit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59064021A
Other languages
English (en)
Other versions
JPH061722B2 (ja
Inventor
野井 慶一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6402184A priority Critical patent/JPH061722B2/ja
Publication of JPS60206105A publication Critical patent/JPS60206105A/ja
Publication of JPH061722B2 publication Critical patent/JPH061722B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機器の保温、加熱などに用いられる面状発熱体
のなかで、ガラスフリットを必要としない厚膜型正特性
半導体素子の製造方法に関するものである。
従来例の構成とその問題点 BaTiO3系半導体からなる素子は所定温度以上で急
激に抵抗値が増大するスイッチング特性及びスイッチン
グ後の自己発熱特性を有し、昇温特性が速く自己温度制
御機能を看し、外部の制御回路を必要としないだめ広く
利用されている。
従来の正特性ザーミスタ発熱体はB a T lOs系
半導体粉末を加圧成形した後、焼成して得ていだが、実
用可能な厚膜状の正特性サーミスタ発熱体を得ることは
困難であるとされていた。
従来、BaTiO3系半導体を膜状に加工する方法とし
ては、次のようなものが知られている。
■ ディスク形に成形した後、焼成したものを薄片に研
磨する。
■ 真空蒸着法により基板上に薄膜を形成する。
■ B a T lOs系半導体粉末に導電性の添加剤
とガラスフリットを加えてペースト状とし、基板上にス
クリーン印刷した後、焼成する。
しかし、前記■の方法ではB a T iOs系半導体
の結晶粒子径が大きくもろいため、膜状にまで研磨する
ことは甚だ困難である。寸だ、前記■の方法では操作が
面倒であシ、発熱体に適した犬市力を得ることがむつか
しい。さらに、前記■の方法では面積抵抗が高くなり易
く制御が困fileであり、発熱体には適さず、まだあ
らかじめガラスフリノトを調合、焼成しておかなければ
ならず、面倒であると共にガラスフリットの材質によっ
てはBaTi○3系半導体の持つスイッチング特性及び
自己発熱特性を劣化させる。そして、ガラスフリットを
加えることによりB a T 103系半導体とガラス
フリットの耐熱性、熱膨張係数の差から熱衝撃に弱く、
熱伝導が妨げられる。さらに、導電性の添加剤とガラス
フリットを均一に混合することは困難であり、特性にば
らつきを生じる原因の一つとなっている。
発明の目的 そこで本発明では前記従来技術の欠点であった製造上の
繁雑さを解決し、ガラスフリットを用いずに厚膜状にす
ることにより熱衝撃性、熱伝導性に優れ、均一な特性を
持つ厚膜型正特性半導体素子を容易に製造できる方法を
提供することを目的としている。
発明の構成 本発明の厚膜型正特性半導体素子の製造方法は、B a
 T 103系半導体粉末にMo3S i 、Mo6S
 i 3のうち少なくとも一種類の粉末を1.0〜60
.0重量係の粉末を加え、ペースト状にした混合物を基
板上に塗布して厚膜状とした後焼成することにより厚膜
型正特性半導体素子を得ようとするものである。
従来の導電性添加剤とガラスフリットを用いる方法では
BaT103系半導体粉末同志の電気的接続のために導
電性添加剤が必要であり、BaTi○3系銖同志を物理
的に接続するのにガラスフリットが必要であった。
しかし、本発明によれば導電性添加剤とガラスフリット
の両方の役割をはだすものとして、Mo3S1゜MO6
Si3を用いたところに特徴を有している。
これらのMo3S i 、Mo、Si3は常温では導体
であり、1o00〜1100℃以上の温度になると一部
分が分解して粒子表面にS i02が析出するが、粒子
内部は元の−1:tで表面のSiO2膜により分解が阻
止される。従って、Ba T iOs系半導体粉末と、
Mo3S 1 。
Mos S 1 s粉末を混合して焼成すると、Mo 
3b 1 。
Mo5S 13の表面に析出する5IO2がガラスフリ
ットと同じ役割をし、粒子内部が導電性添加剤の役割を
するため、Mos S 1.Mo、S l 3を添加す
るだけでガラスフリ1./)を必要としな一厚膜型正特
性半導体素子が得られる。
寸だ、導電性金属を添加することにより熱伝導性が悪い
ガラスフリットに較べ熱伝導性が良くなり、熱衝撃性も
向上する。
実施例の説明 以下に本発明の実施例をあげて第1図と共に具体的に説
明する。
実施例1 B aT iOsに1.0モル係のNb2O5を加え1
300℃で焼成した後、粉砕してBaTlO3系半導体
粉末を得る。前記BaT i○3系半導体粉末に全重量
に対して18.0重量係のM03Si粉末を加え均一に
混合し、さらにα−テルピネオールを加えてペースト状
混合物1を作る。
一方、Al2O3などからなる基板2上にあらかじめ一
対のAq などの導電性物質からなる電極3゜4を設け
ておき、前記電極3,4上にその電極3゜4の一部が残
るように前記ペースト状混合物1をスクリーン印刷など
により塗布し、室温から1゜℃/minの昇温速度で1
350℃寸で昇温し、1時間保持した後、炉内放冷する
。このようにして厚膜型正特性半導体素子を得た。
実施例2 実施例1と同様にしてBaTiO2に3.0モル係のY
2O3を加え1250℃で焼成した後、粉砕してBaT
lO3系半導体粉末を得る。前記B a T 103系
半導体粉末に全重量に対して39.5重量係のMo s
S 13粉末を加え均一に混合し、さらにα−テルピネ
オールを加えてペースト状混合物1にする。ついで、実
施例1と同様に前記基板2上にあらかじめ前記電極3,
4を設けておき、前記電極3,4の一部が残るように前
記ペースト状混合物1をスクリーン印刷などにより塗布
し、室温から10℃/miの昇温速度で1300℃寸で
昇温し、30分間保持した後、炉内放冷する。このよう
にして厚膜型半導体素子を得た。
こうして得た厚膜型半導体素子の室温での面積抵抗は実
施例1の場合2.7にΩ/cn2であり、実施例2の場
合1.6にΩ/cAであり、各々の温度と抵抗価の関係
は第2図に示した通りであった。第2図でAは実施例1
により得られた素子の特性、Bは実施例2の場合の特性
である。
ここで、M03Sl2MO6S13を同時に加えても前
記実施例と同等の効果を得ることができだ。
発明の効果 以上のように本発明の製造方法によれば、粉末が従来の
導電性添加剤とガラスフリットの両方の役割をはだし、
電気的接続、物理的接続に十分な効果があり、ガラスフ
リットなしで厚膜状正特性半導体素子が得られることと
なる。
また、ガラスフリットという熱伝導の悪いものにかわっ
て熱伝導のよい導電性金属Mo3S i 、Mo、S 
i 3を用いることにより、熱伝導が良くなり熱衝撃性
も向上する。さらに、スクリーン印刷などにより製造で
きることから作業が容易で量産が可能である。
なお、本発明においてBa T IO3系半導体粉末と
してはB a T 10sに各種の添加剤を加えて半導
体化したものであればなんでもよい。また、Mo3Si
MO6Si3粉末の添加量を全重量に対して1〜60重
量係と規定したのは、1重量係未満では面積抵抗が大き
くなりすぎ発熱体に不適当であり、B a T I O
s粉末同志の物理的固定もでき々く、一方60重量%を
越えると面積抵抗が小さくなりすぎ、自己制御特性(P
TC特性)が小さくなり発熱体に不適当になるだめであ
る。さらに、B a T 103系半導体粉末とMo3
Si 、 Mo、Si3粉末をペースト状にするのに有
機溶剤(実施例でばα−テルピネオール)を用いたが、
ペースト状にできるものであればなんでもよい。
以上述べたように本発明によれば、ガラスフリットを必
要としない厚1摸型正特性半導体素子が容易に製造でき
、その実用上の効果は大きいものである。
【図面の簡単な説明】
第1図は本発明方法により得られる厚膜型正特性半導体
素子を示す一部切欠斜視図、第2図は本発明の実施例に
よる素子の温度と抵抗値の関係を示す図である。 1・・・・・・ペースト状混合物、2・・・・・基板、
3,4・・・・・・電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名舌 第1図 12図 一シ玉配fi (・Cン

Claims (1)

    【特許請求の範囲】
  1. BaTiO3系半導体粉末にMo3Si 、Mo6Si
    3のうち少なくとも一種類の粉末を1.0〜60.0重
    量多灯え、ペースト状にした混合物を基板上に塗布して
    厚膜状とした後、焼成することを特徴とする厚膜型正特
    性半導体素子の製造方法。
JP6402184A 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法 Expired - Lifetime JPH061722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6402184A JPH061722B2 (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6402184A JPH061722B2 (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPS60206105A true JPS60206105A (ja) 1985-10-17
JPH061722B2 JPH061722B2 (ja) 1994-01-05

Family

ID=13246084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6402184A Expired - Lifetime JPH061722B2 (ja) 1984-03-30 1984-03-30 厚膜型正特性半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH061722B2 (ja)

Also Published As

Publication number Publication date
JPH061722B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
JPS60206105A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101008A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261109A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012702A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101007A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158209A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261105A (ja) 厚膜型正特性半導体素子の製造方法
JPS6064403A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206103A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260102A (ja) 厚膜型正特性半導体素子の製造方法
JPS60260103A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158208A (ja) 厚膜型正特性半導体素子の製造方法
JPS59111302A (ja) 厚膜型正特性半導体素子の製造方法
JPS6012701A (ja) 厚膜型正特性半導体素子の製造方法
JPS60206104A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101002A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261107A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158211A (ja) 厚膜型正特性半導体素子の製造方法
JPS60261102A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101009A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101004A (ja) 厚膜型正特性半導体素子の製造方法
JPS61101003A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158210A (ja) 厚膜型正特性半導体素子の製造方法
JPS6158204A (ja) 厚膜型正特性半導体素子の製造方法