JPS60206269A - 垂直同期信号分離回路 - Google Patents
垂直同期信号分離回路Info
- Publication number
- JPS60206269A JPS60206269A JP6260584A JP6260584A JPS60206269A JP S60206269 A JPS60206269 A JP S60206269A JP 6260584 A JP6260584 A JP 6260584A JP 6260584 A JP6260584 A JP 6260584A JP S60206269 A JPS60206269 A JP S60206269A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- vertical
- synchronizing signal
- synchronization signal
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 30
- 238000000926 separation method Methods 0.000 claims description 19
- 230000003111 delayed effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 6
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000001960 triggered effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１Ｌ飢１
本発明は、垂直同期信号分離回路、特にコンポジット同
期信号から垂直同期信号を分離する周波数分離回路に関
するものである。
期信号から垂直同期信号を分離する周波数分離回路に関
するものである。
１」良１
従来、この種の回路としては、第１図に示づ−回路があ
り、図において、１はコンポジット同期信号の入力端子
、２および３はローパスフィルタを構成づる抵抗および
コンデンサ、４はＤＣカップリング］ンデン（）、５お
よび６はバイアス抵抗、７は波形整形トランジスタ、８
は出力抵抗、９は垂直同期信シー）出ツノ端子である。
り、図において、１はコンポジット同期信号の入力端子
、２および３はローパスフィルタを構成づる抵抗および
コンデンサ、４はＤＣカップリング］ンデン（）、５お
よび６はバイアス抵抗、７は波形整形トランジスタ、８
は出力抵抗、９は垂直同期信シー）出ツノ端子である。
このような垂直同期信号分離回路において、例えば垂直
同期パルス、等価パルス、水平同期パルスＪ、り成る第
２図（ωに示すような負極性のコンポジット同期信号が
入力端子１に入力されると、ローパスフィルタ２．３に
よって、第２図（ｂ＋に示すような波形の信号が得られ
る。一方、トランジスタ７のベースには、無信号時カッ
トオフとなるような適切なバイアスが抵抗５．６によっ
て与えられてＪ３す、ベースに第２図山）のような波形
の信号がカップリングコンデンザ４を通して加えられる
と、負のパルス期間中トランジスタ７はターンオンし、
抵抗８によって出力端子９には第２図（Ｃ）のような垂
直同期信号が得られる。
同期パルス、等価パルス、水平同期パルスＪ、り成る第
２図（ωに示すような負極性のコンポジット同期信号が
入力端子１に入力されると、ローパスフィルタ２．３に
よって、第２図（ｂ＋に示すような波形の信号が得られ
る。一方、トランジスタ７のベースには、無信号時カッ
トオフとなるような適切なバイアスが抵抗５．６によっ
て与えられてＪ３す、ベースに第２図山）のような波形
の信号がカップリングコンデンザ４を通して加えられる
と、負のパルス期間中トランジスタ７はターンオンし、
抵抗８によって出力端子９には第２図（Ｃ）のような垂
直同期信号が得られる。
このような周波数分離回路は、ローパスフィルタのコン
デンサ３およびカップリングコンデンザ４を有している
ので、回路をＩＣ化する場合には、これらコンデンサを
外付けしなければならない。
デンサ３およびカップリングコンデンザ４を有している
ので、回路をＩＣ化する場合には、これらコンデンサを
外付けしなければならない。
したがって、ＩＣ化した場合にはＩＣのビン数が増し、
実装スペース的にも不利であるという欠点があった。
実装スペース的にも不利であるという欠点があった。
１１列」Ｗ
この発明は、上記のような従来のものの欠点を除去する
ために成されたもので、垂直同期期間内にあるパルスの
パルス幅が垂直同期期間外にあるパルスのパルス幅より
も大きいことを利用して、ディジタル的に垂直同期信号
を分離して１！ノる垂直同期信号分離回路を提供するこ
とを目的としている。
ために成されたもので、垂直同期期間内にあるパルスの
パルス幅が垂直同期期間外にあるパルスのパルス幅より
も大きいことを利用して、ディジタル的に垂直同期信号
を分離して１！ノる垂直同期信号分離回路を提供するこ
とを目的としている。
本発明による垂直同期信号分離回路によれば、パルス幅
の大きさが垂直同期期間内あるパルスのパルス幅の大き
さと垂直同期信号外にあるパルスのパルス幅の大きさと
の間にあるパルスを、前記コンポジット同期信号のパル
スエツジに同期して発生するパルス発生手段と、このパ
ルス発生手段が発生ずるパルスを用いて、前記コンポジ
ット同期伝シシから垂直同期信号を周波数分ｉｔする分
離回路とを備えるようにしている。
の大きさが垂直同期期間内あるパルスのパルス幅の大き
さと垂直同期信号外にあるパルスのパルス幅の大きさと
の間にあるパルスを、前記コンポジット同期信号のパル
スエツジに同期して発生するパルス発生手段と、このパ
ルス発生手段が発生ずるパルスを用いて、前記コンポジ
ット同期伝シシから垂直同期信号を周波数分ｉｔする分
離回路とを備えるようにしている。
実 施 例
第３図は、本発明の一実施例の回路図である。
この垂直同期信号分離回路は、ワンショット・マルチバ
イブレータ１０とＤラッチ１１とがら成り、］ンポジッ
ト同期信号が供給される入力端子１２は、ワンショット
・マルチバイブレータ１ｏのネガディプエツジ（立下り
）トリガ入力Ｔと、Ｄラップ１１のデータ人力りに接続
されている。ワンショット・マルチバイブレータ１０の
出力Ｑは、Ｄラッチ１１のネガティブエツジトリガ入力
Ｔに接続され、Ｄラッチ１１の出力Ｑは出ツノ端子１３
に接続されている。
イブレータ１０とＤラッチ１１とがら成り、］ンポジッ
ト同期信号が供給される入力端子１２は、ワンショット
・マルチバイブレータ１ｏのネガディプエツジ（立下り
）トリガ入力Ｔと、Ｄラップ１１のデータ人力りに接続
されている。ワンショット・マルチバイブレータ１０の
出力Ｑは、Ｄラッチ１１のネガティブエツジトリガ入力
Ｔに接続され、Ｄラッチ１１の出力Ｑは出ツノ端子１３
に接続されている。
このＪ、うな垂直同期信号分離回路において、入力端子
１２に第４図（ωに示すような負極性のコンポジット同
期信号（第２図（ωのコンポジット同期４ｉ； ＳＥど
同じ〕が人力されると、ワンショット・マルチバイブレ
ータ１０はコンポジット同期信号のネガティブエツジで
トリガされ、第４図中）に示すようなパルスが出力Ｑに
発生りる。このパルスの幅ｔは、垂直同期期間Ｔ内にあ
るパルスのパルス幅ｔｏと垂直同期期間外にあるパルス
のパルス幅ｔ１および［２との間の値となるように設定
りる。
１２に第４図（ωに示すような負極性のコンポジット同
期信号（第２図（ωのコンポジット同期４ｉ； ＳＥど
同じ〕が人力されると、ワンショット・マルチバイブレ
ータ１０はコンポジット同期信号のネガティブエツジで
トリガされ、第４図中）に示すようなパルスが出力Ｑに
発生りる。このパルスの幅ｔは、垂直同期期間Ｔ内にあ
るパルスのパルス幅ｔｏと垂直同期期間外にあるパルス
のパルス幅ｔ１および［２との間の値となるように設定
りる。
すなわち、パルス幅ｔは、パルス幅ｔｏとｔｌとの間に
あり、かつ、パルス幅ｔ Ｏとパルス幅（２との間にあ
るように設定する。
あり、かつ、パルス幅ｔ Ｏとパルス幅（２との間にあ
るように設定する。
ワンショット・マルチバイブレータ１０の出力は、Ｄラ
ッチ１１のネガティブエツジトリガ入力Ｔに供給され、
−７１５’、Ｄラッチ１１のデータ人力りにコンポジッ
ト同期信号が入力される。Ｄラッチ１１では、データ人
力りに供給されるコンポジット同期信号が、ワンショッ
ト・マルチバイブレータ１０の出力パルスので順次ラッ
チされる結果、Ｄラッチ１１の出力Ｑには第４図（Ｃ）
に示Ｊような垂直同期信号が得られる。
ッチ１１のネガティブエツジトリガ入力Ｔに供給され、
−７１５’、Ｄラッチ１１のデータ人力りにコンポジッ
ト同期信号が入力される。Ｄラッチ１１では、データ人
力りに供給されるコンポジット同期信号が、ワンショッ
ト・マルチバイブレータ１０の出力パルスので順次ラッ
チされる結果、Ｄラッチ１１の出力Ｑには第４図（Ｃ）
に示Ｊような垂直同期信号が得られる。
第５図は、本発明の他の実施例の回路図である。
この垂直同期信号分離回路は、ワンショッ１−・マルチ
バイブレータ１４、遅延回路１５（例えば、ワンショッ
ト・マルチバイブレータ）、ＯＲゲー１−１６ 、ワン
ショット・マルチバイブレータ１７どから成り、］ンポ
ジット同期信号が供給される入力端子１８は、ワンショ
ッ］・・マルチバイブレーク１４のネガティブエツジト
リガ人力Ｔと、遅延回路１５の入ツノに接続されている
。ワンショット・マルチバイブレータ１４の出力Ｑと遅
延回路１１つの出力はＯＲゲート１６の入力端子にそれ
ぞれ接続され、ＯＲゲート１Ｇの出力は、ワンショット
・ンルヂバイブレータ１７のネガティブエツジトリガ人
力Ｔに接続され、ワンショット・マルチバイブレータ１
７の出力０は出力端子１９に接続されている。
バイブレータ１４、遅延回路１５（例えば、ワンショッ
ト・マルチバイブレータ）、ＯＲゲー１−１６ 、ワン
ショット・マルチバイブレータ１７どから成り、］ンポ
ジット同期信号が供給される入力端子１８は、ワンショ
ッ］・・マルチバイブレーク１４のネガティブエツジト
リガ人力Ｔと、遅延回路１５の入ツノに接続されている
。ワンショット・マルチバイブレータ１４の出力Ｑと遅
延回路１１つの出力はＯＲゲート１６の入力端子にそれ
ぞれ接続され、ＯＲゲート１Ｇの出力は、ワンショット
・ンルヂバイブレータ１７のネガティブエツジトリガ人
力Ｔに接続され、ワンショット・マルチバイブレータ１
７の出力０は出力端子１９に接続されている。
このような垂直同期信号分離回路において、入力端子１
８に第６図（ωに示づような負極性のコンポジット同期
信号〔第２図（ａ）および第４図（ωのコンボジン１−
同期信号に同じ〕が入力されると、ワンショット・マル
チバイブレータ１４はコンポジツ１へ同期信号のネガテ
ィブエツジでトリガされ・、第６回出〉に示すようなパ
ルスが出力Ｑに発生しＯＲゲート１６に入力される。こ
のパルスの幅ｔは、第３図の実施例同様、垂直同期期間
Ｔ内にあるパルスのパルス幅ど垂直同期期間外にあるパ
ルスのパルス幅の間の値どなるＪ、うに設定りる。一方
、コンポジット同期信号は遅延回路１５において遅延さ
れ、この遅延出力は、ＯＲゲート１６に人力され、ＯＲ
ゲート１Ｇの出力に第６図（Ｃ）な示すようなパルスが
得られる。このパルスを、ワンシ・ｊット・マルチバイ
ブレータ１７のネガティブニし・ンジトリガ入力Ｔに供
給１て、出ツノＱに第６図＋ｄ＞に示すような垂直同期
信号が得られる。本実施例によれば、遅延回路１５およ
びＯＲゲート１６を用いるので、ネガティブエツジでの
タイムレースを避けることができる。
８に第６図（ωに示づような負極性のコンポジット同期
信号〔第２図（ａ）および第４図（ωのコンボジン１−
同期信号に同じ〕が入力されると、ワンショット・マル
チバイブレータ１４はコンポジツ１へ同期信号のネガテ
ィブエツジでトリガされ・、第６回出〉に示すようなパ
ルスが出力Ｑに発生しＯＲゲート１６に入力される。こ
のパルスの幅ｔは、第３図の実施例同様、垂直同期期間
Ｔ内にあるパルスのパルス幅ど垂直同期期間外にあるパ
ルスのパルス幅の間の値どなるＪ、うに設定りる。一方
、コンポジット同期信号は遅延回路１５において遅延さ
れ、この遅延出力は、ＯＲゲート１６に人力され、ＯＲ
ゲート１Ｇの出力に第６図（Ｃ）な示すようなパルスが
得られる。このパルスを、ワンシ・ｊット・マルチバイ
ブレータ１７のネガティブニし・ンジトリガ入力Ｔに供
給１て、出ツノＱに第６図＋ｄ＞に示すような垂直同期
信号が得られる。本実施例によれば、遅延回路１５およ
びＯＲゲート１６を用いるので、ネガティブエツジでの
タイムレースを避けることができる。
第７図は、本発明のさらに他の実施例の回路図である。
この垂直同期信号分離回路は、ワンショット・マルチバ
イブレータ２０とＤラッチ２１とから成り、コンポジッ
ト同期信号が供給される入力端子２２は、ワンショット
・マルチバイブレータ２０のポジティブエツジ１−リガ
入力Ｔと、Ｄラップ２１のデータ人力りに接続されてい
る。ワンショット・マルチバイブレータ２ｏの出力Ｑは
、Ｄラップ２１のポジティブエツジトリガ入力Ｔにｍ
ｖｃされ、１〕ラツチ２１の出力Ｑは出力端子２３に接
続されている。
イブレータ２０とＤラッチ２１とから成り、コンポジッ
ト同期信号が供給される入力端子２２は、ワンショット
・マルチバイブレータ２０のポジティブエツジ１−リガ
入力Ｔと、Ｄラップ２１のデータ人力りに接続されてい
る。ワンショット・マルチバイブレータ２ｏの出力Ｑは
、Ｄラップ２１のポジティブエツジトリガ入力Ｔにｍ
ｖｃされ、１〕ラツチ２１の出力Ｑは出力端子２３に接
続されている。
このような垂直間ＪＩＩＪ信号分離回路において、入力
端子２２に第８図（田に示すＪ：うな負極性のコンポジ
ット同期信号〔第２図（ωのコンポジット同期信号と同
じ）が入力されると、ワンショット・マルチバイブレー
タ２ｏは］ンボジット同期信号の位相不定のポジティブ
エツジでトリガされ、第８図山）に承りようなパルスが
出力ｄに発生り−る。このパルスの幅ｔは、第３図およ
び第５図の実施例同様、垂直同期期間Ｔ内にあるパルス
のパルス幅と！Ｔｉ−直同期期間外にあるパルスのパル
ス幅どの間の１１「ｌどなるように設定する。
端子２２に第８図（田に示すＪ：うな負極性のコンポジ
ット同期信号〔第２図（ωのコンポジット同期信号と同
じ）が入力されると、ワンショット・マルチバイブレー
タ２ｏは］ンボジット同期信号の位相不定のポジティブ
エツジでトリガされ、第８図山）に承りようなパルスが
出力ｄに発生り−る。このパルスの幅ｔは、第３図およ
び第５図の実施例同様、垂直同期期間Ｔ内にあるパルス
のパルス幅と！Ｔｉ−直同期期間外にあるパルスのパル
ス幅どの間の１１「ｌどなるように設定する。
ワンショット・マルチバイブレータ２ｏの出ツノは、］
）ラッチ２１のポジティブエツジトリガ入力Ｔに供給さ
れ、一方、Ｄラッチ２１のデータ人力りにコンポジット
同期信号が入力される。Ｄラッチ２１では、データ人力
りに供給されるコンポジット同期信号が、ワンショット
・マルチバイブレータ２０の出力パルスのポジティブエ
ツジで順次ラッチされる結果、Ｄラップ２１の出力Ｑに
は第８図（Ｃ）に示すような垂直同期信号が得られる。
）ラッチ２１のポジティブエツジトリガ入力Ｔに供給さ
れ、一方、Ｄラッチ２１のデータ人力りにコンポジット
同期信号が入力される。Ｄラッチ２１では、データ人力
りに供給されるコンポジット同期信号が、ワンショット
・マルチバイブレータ２０の出力パルスのポジティブエ
ツジで順次ラッチされる結果、Ｄラップ２１の出力Ｑに
は第８図（Ｃ）に示すような垂直同期信号が得られる。
以上説明したすべての実施例では、負極性のコンポジッ
ト同期信号を扱う場合について説明したが、正極性のコ
ンポジット同期信号についても同様な操作によって垂直
同期信号を分１３１１ｒＪ−ることが可能である。
ト同期信号を扱う場合について説明したが、正極性のコ
ンポジット同期信号についても同様な操作によって垂直
同期信号を分１３１１ｒＪ−ることが可能である。
効 宋
以上のように、この発明にＪ：れば、ローパスフィルタ
、ＤＣカップリング等の外付コンデンサを・−切必要と
しないため、ＩＣ化の際のビン数の節約が可能であり実
装時スペース的にも右利である。
、ＤＣカップリング等の外付コンデンサを・−切必要と
しないため、ＩＣ化の際のビン数の節約が可能であり実
装時スペース的にも右利である。
また、グラフィックマイコン等で外部からのフ】ンボジ
ット同期信号を扱う場合等、ディジタル回路にアナログ
動作の回路を付加する必要がないという利点をも有して
いる。
ット同期信号を扱う場合等、ディジタル回路にアナログ
動作の回路を付加する必要がないという利点をも有して
いる。
第１図は従来の垂直同期信号分離回路を示す図、第２図
は、第１図の回路の動作を説明するための波形図、第３
図は、本発明の一実施例を示づ図、第４図は、第３図の
実施例の動作を説明するための波形図、第５図は、本発
明の他の実施例を示す図、第６図は、第５図の実施例の
動作を説明するための波形図、第７図は、本発明のさら
に他の実施例を示す図、第８図は、第７図の実施例の動
作を説明するための図である。 １二型部分の符号の説明 １０．１４，１７．２０・・・・・・ワンショット・マ
ルチバイブレータ １１．２１・・・・・・Ｄラッチ １２．１８．２２・・・・・・入力端子１３．１９．２
３・・・・・・出力端子１５・・・・・・遅延回路 １６・・・・・・ＯＲゲート 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 葬＞１ＵｊＪ 幕２図 （ｃ）
は、第１図の回路の動作を説明するための波形図、第３
図は、本発明の一実施例を示づ図、第４図は、第３図の
実施例の動作を説明するための波形図、第５図は、本発
明の他の実施例を示す図、第６図は、第５図の実施例の
動作を説明するための波形図、第７図は、本発明のさら
に他の実施例を示す図、第８図は、第７図の実施例の動
作を説明するための図である。 １二型部分の符号の説明 １０．１４，１７．２０・・・・・・ワンショット・マ
ルチバイブレータ １１．２１・・・・・・Ｄラッチ １２．１８．２２・・・・・・入力端子１３．１９．２
３・・・・・・出力端子１５・・・・・・遅延回路 １６・・・・・・ＯＲゲート 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 葬＞１ＵｊＪ 幕２図 （ｃ）
Claims (3)
- （１） 垂直同期期間内にあるパルスのパルス幅が垂直
同期期間外にあるパルスのパルス幅よりも大ぎいコンポ
ジット同期信号から垂直同期信号を分ｌ１ＩＩｉＪる垂
直同期信号分離回路であって、パルス幅の大きさが垂直
同期期間内にあるパルスのパルス幅の大きさと垂直同期
期間外にあるパルスのパルス幅の大きさとの間にあるパ
ルスを、前記コンポジット同期信号のパルスエツジに同
期して発生づ゛るパルス発生手段と、このパルス発生手
段が発生ずる前記パルスを用いて、前記コンポジット同
期信号から垂直垂直同期信号を周波数分離する分離手段
とを備えることを特徴とする垂直同期信号分離回路。 - （２） 前記パルス発生手段がワンショット・マルチバ
イブレータであり、前記分離手段が、前記パルス発生手
段の発生するパルスのパルスエツジをトリガ入力とし、
前記コンポジット同期信号をデータ入力とする特許請求
の範囲第１項に記載の垂直同期信号分離回路。 - （３） 前記パルス発生手段がワンショット・マルチバ
イブレータであり、前記分離回路が、前記コンポジット
同期信号を遅延させる遅延回路と、この遅延回路により
遅延されたコンポジット同期信号と前記パルス発生手段
の発生するパルスとのＯＲをとるＯＲゲートと、このＯ
Ｒゲートの出力パルスを入力とするワンショット・マル
チバイブレータとから成ることを特徴とする特訂品求の
範囲第１項の垂直同期信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260584A JPS60206269A (ja) | 1984-03-30 | 1984-03-30 | 垂直同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260584A JPS60206269A (ja) | 1984-03-30 | 1984-03-30 | 垂直同期信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206269A true JPS60206269A (ja) | 1985-10-17 |
Family
ID=13205116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260584A Pending JPS60206269A (ja) | 1984-03-30 | 1984-03-30 | 垂直同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131669A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 垂直同期分離回路 |
| JPS63227280A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 同期分離回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579575A (en) * | 1978-12-04 | 1980-06-16 | Philips Nv | Vertical synchronizing signal separating circuit for television |
| JPS57145480A (en) * | 1980-11-21 | 1982-09-08 | Philips Nv | Field synchronizing signal pickup circuit |
-
1984
- 1984-03-30 JP JP6260584A patent/JPS60206269A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579575A (en) * | 1978-12-04 | 1980-06-16 | Philips Nv | Vertical synchronizing signal separating circuit for television |
| JPS57145480A (en) * | 1980-11-21 | 1982-09-08 | Philips Nv | Field synchronizing signal pickup circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62131669A (ja) * | 1985-12-04 | 1987-06-13 | Hitachi Ltd | 垂直同期分離回路 |
| JPS63227280A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electric Ind Co Ltd | 同期分離回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60206269A (ja) | 垂直同期信号分離回路 | |
| US6337649B1 (en) | Comparator digital noise filter | |
| JPS58121871A (ja) | 水平同期信号分離装置 | |
| US4558457A (en) | Counter circuit having improved output response | |
| JPS60106274A (ja) | ディジタル垂直同期装置 | |
| JPS6033650Y2 (ja) | 同期信号分離装置 | |
| JPS59140777A (ja) | 垂直同期装置 | |
| JPS59110280A (ja) | 水平同期信号処理回路 | |
| KR900001444Y1 (ko) | 동기 자동 주파수 제어회로 | |
| JPH0214618A (ja) | デジタルｐｌｌ回路 | |
| JPH01296856A (ja) | 同期信号分離装置 | |
| JPH06327023A (ja) | バーストゲートパルス生成回路 | |
| JPS6397069A (ja) | 同期分離回路 | |
| KR930008422B1 (ko) | 동기형 클럭발생회로 | |
| JPS63227280A (ja) | 同期分離回路 | |
| JPS5831666A (ja) | 垂直同期パルス分離回路 | |
| JPS59225609A (ja) | シユミツトトリガ回路 | |
| JPH02146894A (ja) | 磁気録画再生装置 | |
| JPH04326867A (ja) | 位相同期回路 | |
| JPH08223447A (ja) | 同期分離回路 | |
| JPH0481123A (ja) | パルス発生回路 | |
| JPH0217984B2 (ja) | ||
| JPS5955690A (ja) | バ−ストゲ−トパルス発生回路 | |
| JPS59117871A (ja) | デイジタル垂直同期装置 | |
| JPS62213488A (ja) | ミユ−テイング回路 |