JPS60207376A - 高速静電誘導サイリスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、大電流の高速スイッチングが可能で、かつ高
阻止電圧および低順方向電圧降下の特徴を有する静電誘
導サイリスタおよびその製造方法に関し、特にスイッチ
ング速度を向上させる構造およびその形成方法に関する
。

静電誘導サイリスタ（以下ｓＩ’ｒｈｙと称す）は、ｎ
チャネル型の場合、基本的にはｐｎｎ　ダイオード或い
はｐ＋ｎ　ｎ　ｎ＋ダイオードのカソードとなる討領域
の近傍にｐ＋のゲート頭切をメツシー状或いはストライ
プ状に設けた構造を有する。従来のｓｉ’ｒｈｙの断面
構造の例を１ユニット分だけ第１図に示す。

第１図（、）は、表面ダート構造のｓｉ’ｒｈｙの比較
的ｎ一層１４の厚いものの代表例の断面図である。第１
図（ｂ）は、表面ダート構造の５ＩＴｈｙの比較的ｎ一
層】４が薄く、かつｐ＋アノード領域１２に隣接してｎ
層１５が薄く設けられたものの代表例の断面図である。

同じ作用をする領域は同じ記号を用いである。ｎ−領域
１４におけるｐ　ゲート１３とｐ　ゲート１３、の間を
チャネルと称し、５ＩＴｈｙの導通時においては、該チ
ャネルを荷電担体が流れ、遮断時においては、該チャネ
ル内に誘起されたポテンシャル障壁が荷電担体の流れを
阻止する。遮断時において、デート１３とカソード１１
間に逆バイアス電圧を印加してチャネル内にポテンシャ
ル障壁を誘起させ、荷電担体の流れを阻止するようにな
されたものをノーマリイ・オン型５ＩＴｈｙと称する。

言い換えれば、ケゝ−ト１３とカソード１１間のバイア
ス電圧を零にしたときに導通状態になるものをノーマリ
イ・オン型ｓｒ’ｒｈｙと言う。これに対し、ゲート１
３とカソード１１間のバイアス電圧が零であっても、チ
ャネル内にダート拡散によりビルトインポテンシャルに
よる障壁が誘起されていて、電流の遮断が可能なように
なされたものをノーマリイ・オフ型５ＩＴｈｙと云う。

ノーマリイ・オフ型ｓＩ’ｒｈｙを導通状態に導くため
には、デートとカソード間に順バイアスを印加すれば良
い。ノーマリイ・オン型およびノーマリイ・オフ型いず
れの５ＩＴｈｙも、ケ中−トかカソード間のバイアス電
圧を変化させるだけでアノード電流の導通および遮断を
制御するこ（５） とが可能である。即ち、ケ８−トターンオフ動作が可能
であることが大きな特徴である。更に、５ＩＴｈｙは従
来のｐｎｐｎ四層構造で構成されるケ９−トターンサイ
リスタ（以下ＧＴＯと称す）に比較して、順方向電圧降
下が低い、スイッチング速度が速い、ｄＩ／ｄｔおよび
ａｖ／ｄｔ耐量が大きい等の特徴を有している。このよ
うに大電力を扱えるスイッチングデバイスとしての従来
の５ＩＴｈｙはＧＴＯに較べて幾つかの勝れた特徴を有
しているが、スイッチング速度、とりわけターンオフ過
程における電流降下時間がＧＴＯよりも格段に速いもの
の２〜５μ８ｅｅ程度であり、高速のスイッチング速度
が要求される・ぐルス幅変調方式による電動機の制御や
スイッチング電源への応用には速度的に不十分であった
。

スイッチング速度があまり速くないと制御周波数を高く
した場合、スイッチング損失が大きくなり、装置の放熱
設計が複雑かつ大型化してしまうことになる。装置を簡
単かつ小型にしようとすれば制御周波数を低くせざるを
得す、該周波数が人間の可聴周波数に止まれば装置の出
す騒音が作業者に（６） に不快感を与え、また防音の処置を施こそうとすれば結
局大型化を招くと云う矛盾を生むことになる。更に、ト
ランス等インダクタンス機器はその重畳が周波数の自乗
に反比例する°と言われており、周波数を高くすること
の利点は多大なものであるが、低損失の高速スイッチン
グデバイスの提供ができ彦い状況にあるため、そのよう
に周波数を高くするとスイッチング損失が大きくなり、
小形軽量、無損失の高効率の装置を得ることができなか
った。

そこで、先ず従来の５ＩＴｈｙのｔｆが何故そんなに速
くならないかを第２図を用いて説明する。第２図は従来
の代表的な表面ゲート型５ＩＴｈｙの断面構造を示す図
（第１図（ｂ）と同じ）に、等価回路図を重ねて示した
ものである。５ＩＴｂｙが導通状態にある時は、バイポ
ーラモード静電誘導トランジスタ（以下ＢＳＩＴと称す
）］＋　、ｐｎｐ　）ランノスタＱ２およびＱ３は全部
導通状態になっている。今、５ＩＴｈｙをターン・オフ
させようとする時、ｒ−）とカソード間に逆バイアスを
印加する。ダートに逆バイアスが印加されると、チャネ
ル内のホールはダートに高速に流れ込み、チャネル内に
ポテンシャル障壁が誘起されてカソードからの電子の注
入がなくなり、ＢＳＩＴＱ、はカットオフする。その結
果、カソード電流■□はきわめて高速に遮断できるが、
一方、アノード電流■いは次に述べる理由でそんなに高
速にはカットオフしない。アノード電流■□がそんなに
高速でないのは、第２図に示すｐｎｐトランジスタＱ２
およびＱ３が高速に遮断されずｐ＋アノード領域からホ
ールの注入がある時間続き、このホールはダート電流■
。とじてダートに抜けるためである。ｐｎｐ　）ランノ
スタＱ２およびＱ３が高速に遮断されない理由は、ｐｎ
ｐ　）ランジスタのペースになるｎ一層のポテンシャル
がｐｎｐ　）ランノスタのエミッタとなるｐ＋アノード
領域からホールを注入させるのに十分な値をある時間保
つことによる。ターンオフ過程において、ｐ＋アノード
領域からホールが注入し続ける時間は、導通時にｎ−領
域にカソードから注入されていた電子が、ｐ＋アノード
前面にどれくらいの量残り続けるかに依存する。即ち、
同じ厚さのｎ一層を持つｓｒ’ｒｈｙでは荷電担体の寿
命が長い程、前記のホールの注入は長い時間続く。また
、荷電担体の寿命が同じｎ一層を持つ５ＩＴｈｙでは、
ｎ一層の厚さが薄い程、前記のホールの注入は長い時間
続く。

第３図は、従来のｓＩ’ｒｈｙのターンオフ過程の上記
説明を実証する一つの実験結果を示すグラフである。第
３図（ａ）はダート電流■。、アノード電流■いおよび
カソード電流■ｋを各々独立に観測したもの、第３図（
ｂ）はオシロスコープ上でケ゛−ト電流Ｉ。とアノード
電流ＩＡを加算して表示させた波形である。

第３図から明白なようにターンオフ過程において、Ｉｋ
がきわめて高速に切れ、■□−〇となった後、Ｉｏ十Ｉ
Ａ−〇が観測されている。即ち、−Ｉ　ｏ＝Ｉ　Ａとな
っておりカットオフに移行する過程でのアノード電流■
６はそのままケ８−ト電流■。とじて流れ出ていること
を示している。第４図は、従来のｓＩ’ｒｈｙのターン
オフ過程の上記説明を実証する他のもう一つの実験結果
を示すグラフである。

第４図（ａ）は、ｎ一層の厚さが４００μｍ、不純物書
（９） 度が２Ｘ１０　ｃｍ　のｓＩ’ｒｈｙのスイッチング波
形、第４図（ｂ）はｎ一層の厚さが同じく４００μｍ、
但しｎ一層の不純物密度が５Ｘ１０　ｃｍ　の５ＩＴｈ
ｙのスイッチング波形である。第４図の（ａ）と（ｂ）
を比較するとｎ一層の厚さは同じであるがアノード電流
■。

の降下時間ｔｆは（ｂ）の方が長いことが分る。通常、
担体寿命は不純物密度の低い方が長い訳であるから、前
述の説明の正当性をこれらのグラフは示している。更に
第４図（ｃ）は、ｎ一層の厚さが５０μｍ１ｎ一層の不
純物密度が２　Ｘ　１０”ｃｍ−３のｓＩ’ｒｈｙのス
イッチング波形である。

第４図の（、）と（ｃ）を比較すると、ｎ一層の不純物
密度は同じであっても、電流降下時間１ｆは（Ｃ）の方
が非常に長いことが分る。担体寿命が同程度であっても
、ｎ一層の厚みの薄い方が、ｐ＋アノード領域前面の電
子密度が高くｐ＋アノード領域からのホールの注入を引
起していることをこれらは示している。

以上の解釈から、ｎ一層の不純物密度をできるだけ高く
、ｎ一層の厚さをできるだけ厚くすると電流降下時間ｔ
ｆは速くなる筈であるがアノード電流ＩＡの（１０） 立上り時間ｔ　が非常に遅くなるし、またＳ■Ｔｈｙと
ｒ して動作させ得ること、およびｓＩ’ｒｈｙの特徴を有
すことを保証しようとすると、ｎ一層の不純物密度およ
び厚さの可能な範囲は限定せざるを得ない。

即ち、ｐ＋ダートとｉケ゛−トとの間のチャネルに、ケ
９−トとカソード間のバイアス電圧のみで電流を遮断し
得るポテンシャル障壁を誘起し得ること、およびｎ一層
の不純物密度の範囲、或いは電流阻止時には、数１００
Ｖ乃至数１．０００Ｖのアノード電圧を阻止し、導通時
には０９ＳＶ程度から数ｖ程度迄の順方向電圧降下が実
現可能なｎ一層の不純物密度と厚さに制限される。これ
らの制限内でのｎ一層の不純物密度と厚さの選択では、
電流降下時間１ｆを１μ９ｅｅ以下にすること、それも
０１μ８ｅｅ程度かそれ以下にすることはきわめて困難
である。

本発明の目的は、上記の事情に鑑み高速スイッチングを
可能ならしめる構造のｓＩ’ｒｈｙおよびその製造方法
を提供することにある。更に具体的に言えば、ターンオ
フ過程における電流降下時間ｔｆが容易に１μＳｅｅ以
下になるようなＳ　ＩＴｈｙおよびその製造方法を実現
することを目的とする。

本発明は、上記目的を達成するために、低不純物密度領
域と、その低不純物密度領域と反対導電型の高不純物密
度のアノード領域と、前記低不純物密度領域を挾んで前
記アノード領域に対向しそのアノード領域と反対導電型
の高不純物密度のカソード領域と、そのカソード領域の
近傍に形成されたカソード領域と反対導電型のケ゛−１
領域を有する静電誘導サイリスタにおいて、前記低不純
物密度領域の中の特定部分に陽子線を照射することによ
多形成された荷電担体寿命を減少させる領域を設けたこ
とを特徴とするものである。

また、本発明の一態様によれば、前記アノード領域に隣
接して、前記アノード領域とは反対導電型の比較的不純
物密度の高い薄層領域が設けられたことを特徴とする。

また、本発明による前記ｓｒ’ｒｈｙを製造する方法は
、従来と同様の静電誘導サイリスクの構造の半導体装置
を形成する工程と、その半導体装置に放射線を照射し、
前記低不純物密度領域の中の特定部分に荷電担体寿命を
減少させる領域を形成する工程と、前記照射によって形
成された前記荷電担体寿命を減少させる領域ｖ外の比較
的欠陥密度の低い領域の半導体結晶格子の損傷を回復さ
せる工程とを有している。

その製造方法の一態様によれば、前記低不純物密度領域
の中に荷電担体寿命を減少させる領域を形成する工程に
おいて照射する陽子線としてはＩＭｅＶ乃至１０　Ｍｅ
Ｖのエネルギーを持つ陽子線を用いる。また、その照射
量としては約１０１２乃至１０１４陽子粒／ｃｒｎ２ま
での放射線量とするのが良い。

また、本発明の製造方法の一態様においては、前記照射
によって形成された前記荷電担体寿命を減少させる領域
以外の比較的欠陥密度の低い領域の半導体結晶格子の損
傷を回復させる工程が、３００乃至４５０℃の温度で３
０乃至６０分までアニールするアニール工程として構成
される。

以下、本発明を実施例により詳細に説明する。

（１３） 第５図は、本発明の構造と効果を説明するだめの、表面
ケ８〜ト構造のｎチャネル５ＩＴｈｙの実施例の断面構
造の図である。第５図（ａ）はｎ一層５４が比較的厚く
、アノード電流阻止時に、アノードに印加されている最
大阻止電圧によってｐ　ケゝ−ト５３とｐ＋アノード５
２との間の電界分布かｐ　ケ゛−ト５３とｎ一層５４の
接合付近で最大電界と々る三角状をなし、ｐ＋アノード
５２の前面のｎ一層５４に中性領域が残ることによる電
界が零となる領域を持たせた構造の５ＩＴｈｙである。

第５図（ｂ）は、ｎ一層が比較的薄く、ｐ　アノード５
２の前面に隣接して比較的不純物密度の高いｎ層の薄層
領域５５を設けたものでアノード電流阻止時に、アノー
ドに印加されている最大阻止電圧によって、ｐ＋ゲート
５３とｐ＋アノード５２との間の電界分布か、ｐ　ゲー
ト５３とｎ一層５４との接合付近で最大電界となる四辺
形状をなし、比較的不純物密度の高い１層５５が中性領
域として残っているようにした構造の８ＩＴｈｙである
。第５図の（ａ）および（ｂ）には同じ作用を持つ領域
には同じ記号を用いである。第５図（、）（１４） の構造の５ＩＴｈｙのアノード側の接合は、■×１０１
２乃至２Ｘ１０　ｃｍ　の不純物密度を有するｎ形シリ
コン基板にボロンを拡散して容易に得られる。

第５図（ｂ）の構造の５ＩＴｈｙのアノード側の接合は
、１×１０　乃至ｌＸｌ０　ｃｍ　の不純物密度を有す
るｐ形シリコン基板に不純物密度を制御した連続気相エ
ピタキシャル成長を行って容易に得られる。第５図（ａ
）および（ｂ）のいずれの場合もｐ＋アノード５２と対
向する面に形成されるｎ＋カソード領域５１およびｐ″
−ケ゛−ト領域５３は、層カソード領域５１に対しては
リン或いはヒ素、ｐ＋ダート領域５３に対してはボロン
を選択拡散して得られる。

第５図（ａ）および（ｂ）のいずれの構造においても本
発明による特徴はｎ一層５４の中に、陽子線を照射する
ことによって形成した荷電坦体寿命を減少させた領域５
６を設けたことである。更に、該領域５６は陽子線のエ
ネルギーを制御することによりｎ一層５４内の所望の位
置に設けることが可能であり、荷電担体寿命の減少の程
度は、陽子線の照射量と照射後のアニール工程によって
選択することが可能である。このような荷電担体寿命を
減少させた領域５６を所望の位置に設けた最大の効果の
一つは、前述の従来のｓＩ’ｒｈｙのターンオフ過程の
説明における第２図の等価回路のｐｎｐ）ランノスタＱ
２およびＱ３のベース（ｎ″′層）に蓄積されている荷
電担体の消滅を促進し、Ｑ２およびＱ３が高速にカット
オフすることである。即ち、５ＩＴｈｙの電流降下時間
ｔ、がきわめて高速になることである。

更に、本発明の効果の一つは、該領域５６　ｆ　ｎ一層
５４の成る位置に局在させることにより、ｎ″−カソー
ド領域５１およびｐ＋ケゝ−ト領域５３の近傍は元の荷
電担体寿命が保存されており、デバイスの動作および特
性に支障を来たさないことである。

陽子線をカソードおよびケ゛−トが構成される表面から
照射することによって引起されるｎ　カソード領域５１
およびｐ″−ケ゛−ト領域５３の近傍の結晶格子の損傷
は、アニール工程で簡単に回復し得る。

陽子線の照射は、必要に応じて、カソード側表面からか
、まだはアノード側表面からかのどちらからでも行える
。該照射はシリコンウェーハ上に従来の５ＩＴｈｙを形
成する全ての工程が完了してからでも良いし、アルミニ
ウム等の電極配線を施す前であっても良い。後者の場合
は、後述するが、照射量およびアニール工程に成る条件
が付与される。

荷電担体寿命を減少させる従来技術としては、金捷たは
同様な重金属を拡散することが行われているが、金の拡
散処理には困難な問題が存在する。

それは、シリコン中の金が非常に速い速度で拡散し、金
を拡散した領域を任意の場所に限定することが困難であ
り、大概はシリコンウェーッ・全域に及ぶことである。

金が層カソード領域およびｐ＋ゲート領域の近傍に及べ
ば、該近傍の荷電担体寿命を減じることとなシ、デバイ
スの順方向電圧降下の増大、およびケ゛−ト感度の低下
を招く。更には、静電誘導サイリスタとしての必要条件
を満さなくなる。即ち、ｎ　カソード領域およびｐ　ダ
ート領域近傍で構成されているＢＳ　ＩＴのケゝ−ト接
地電流増幅率αＢＳＩＴの低下を招き、αＢＳＩＴとｐ
＋アノード、ｎ一層およびｐ　ゲートで構成されるｐｎ
ｐ　トランジスタのペース接地電流増幅率α、ｎ、との
和（１７） ａＢＳＩＴ＋α　が１より小さくなりラッチアップｎｐ しなくなる。αＢＳＩＴ＋αｐｎｐ〈１の条件下でも高
速スイッチングは可能であるが、順方向電圧降下は増大
するし、またこのようなデバイスを導通状態に保つため
にはダート電流をかなり流し込１なくてはならない。本
発明の５ＩＴｈｙは、荷電担体寿命の減少した傾城が電
流降下時間ｔ、の改善に有効々位置にのみ局在化できる
ためケ゛−ト感度が高く、順方向電圧降下の増加も必要
最小限に抑えることができ、低損失かつ高効率の高速ス
イッチングデバイスとなる。

次に、本発明による実施例の５ＩＴｈｙについて、陽子
線の照射およびアニールの条件と電気的特性の改善の関
係を述べる。先ず、第２図（ｂ）に示すような従来型の
Ｓ　ｒ’ｒｈｙを製作した。不純物密度が約５×１０１
８ｃｒｎ−３、厚さが３５０μｍのｐ形基板（これはｐ
＋アノードとなる）に最初約２　Ｘ　１０１６ｃｍ−３
のｎ形層を約１５μｍエピタキシャル成長させ、次に連
続して約１×１０　ｃｍ　のｎ一層を約５０μｍエピタ
キシャル成長させる。このようにして得られた（１８） シリコンウェーハに、ｎ一層側表面から選択拡散を重ね
、拡散深さ３．５μｍのｐゲート領域および拡散深さ０
．５μｍのｎ　カソード領域を形成した。その後、厚さ
５μｍのアルミニウム電極配線を施した。ｐ＋ダートと
′ｐ＋ダートの間のチャネルは、その幅が１、５μｍに
なっている。尚、チップサイズは７×１０鴫２である。

このように製作した従来型の５ＩＴｈｙの特性は第６図
のようであった。第６図（ａ）は、縦軸がアノード電流
■え、および横軸がアノード、カソード電圧■ＡＫを示
すところのＳ　ＩＴｈ）’の静特性である。ダート、カ
ソード間電圧Ｖ。Ｋが零のとき、Ｓ　Ｉ’ｒｈｙはＯＦ
’Ｆ’　ｓ　ｖＧＫが約０．８ＶＣ７）とき（ゲートに
電流を流し込んだとき）ＯＮであシ、典型的なノーマリ
イ・オフ型ｓＩ’ｒｈｙのスイッチ特性を示している。

アノード電流■いが５ＯＡのとき、順方向電圧降下は約
１■であることが分る。また、該ｓｘ’ｒｈｙの最大順
方向阻止電圧は６００ｖであった。

第６図（ｂ）は、縦軸がゲート電流■。およびアノード
電流■Ａヲ示し、横軸が時間を示すところの従来の５Ｉ
Ｔｈｙのスイッチング波形である。ダート電流Ｉ、を、
５ＩＴｈｙをターンオンさせたいタイミングにケゝ−ト
にパルス的に流し込み、ターンオフさせたいタイミング
に・ぐルス的にケ８−トから引抜くようにして測定した
。典型的なラッチアップ動作がこの図に示されている訳
である。アノード電流ＸＡの立上り時間ｔ　は２０　ｎ
５ｅｃと超高速であるが、降下時間ｔ、は５μ８ｅｅと
遅いことが分る。更に、ターンオフ過程に１μｓｅｃの
ストレーノ時間ｔｓｔｇも観察されている。

このような特性を有する従来型の５ＩＴｈｙのアルミニ
ウム電極形成後のウェー・・に対してカソードを形成し
た方の面から陽子線を２　ＭｅＶのエネルギーで約１×
１０　陽子粒／ｃｒｎ２の照射量だけ照射し、第５図（
ｂ）に示したような本発明の構造のｓＩ’ｒｈｙを製作
した。２　ＭｅＶのエネルギーを持つ陽子線はウェーハ
表面から約４５μｍの深さまで透過する。放射線の照射
による結晶格子への損傷の度合は、放射線の透過深度近
傍が通過経路の領域よシ甚しく大きい。従って、荷電担
体寿命を減少させた領域は本実施例の場合、表面より約
４５μｍの深さの近傍に局在していることになる。陽子
線の照射後アニールを施さない状態では、該照射によっ
てカソード領域およびダート領域の近傍に、比較的少な
いが、結晶格子の損傷があるため、該近傍で構成されて
いるＢＳ　ＩＴの特性が著しく劣下しており、５ＩＴｈ
ｙ特性は得られない。

次に、カソード領域およびケ゛−ト領域近傍の、陽子線
の照射によって導入された比較的小さい結晶格子の損傷
を回復させるべく前記の構成の５ＩＴｈｙにアニールを
施した本発明の構造のｓＩ’ｒｈｙの特性を示す。第７
図、第８図、第９図および第１０図は、各々アニール条
件を３ｅｃ℃で６０分、３５０℃で６０分、４００℃で
６０分、および４５０℃で３０分としてアニールしたも
のの特性の図である。各番号の図において、（ａ）はア
ノード電流工□対アノード、カソード間電圧ｖＡＫの、
ダート電流Ｉｏを・々ラメータとした静特性であり、（
ｂ）はダート電流■。とアノード電流降下時間のスイッ
チング波形である。第７図乃至第１０図のいずれも（ａ
）の静特性を見ると、ゲート電流■。の幾つかの・ぐラ
メ（２１） りに対してもブレークオーバし、サイリスタ動作をして
いることが分る。即ち、前記アニール条件で基本的なｓ
Ｉ’ｒｈｙ動作が可能までに、ｎ　カソード領域および
ｐ　ゲート領域近傍の結晶格子の損傷が回復しているこ
とが示されている訳である。但し、順方向電圧降下はア
ニール条件に依存し、第７図乃至第１０図の各々（＆）
の静特性から、了ノード電流ＩＡが５ＯＡのとき、各／
Ｆ３Ｖ、２Ｖ、１．ＩＶおよび１ｖと読み取ることがで
きる。４００℃で６０分および４５０℃で３０分のアニ
ール条件では、順方向電圧降下に関する限シ殆んど従来
型のｓｘ’ｒｈｙと同様な低い値になっていることが分
る。

第７図乃至第１０図の各々（ｂ）のスイッチング波形を
見ると、本発明の効果が、とりわけターンオフ過程にお
いて顕著に見えれる。即ち、各々の電流降下時間ｔｆが
、５０　ｎ５ｅｃ　、　１２０ｎｓｅｃ　、　３００ｎ
ｓｅｃおよび６００　ｎ５ｅｃになっている。これらの
値は従来型の５ＩＴｈ＞’の電流降下時間ｔｆＯ値の、
約１００倍から約１０倍の速度が達成されていることを
表わしている。特に、蓄積時間ｔｓｔｇに関しては、（
２２） ４５０℃で３０分（第１０図（ｂ））のアニール条件の
５ＩＴｈｙ　（ｔｓｔｇ　＝　１００　ｎ５ｅｃ　）を
除いて殆んど読み取れない程度の小さな値となっている
し、立上り時間ｔ　は、若干遅くはなるものの最も遅い
３００℃で６０分のアニール条件の５ＩＴｈｙでさえ１
００ｎｓｅｃと超高速である。前記順方向電圧降下ｖｏ
ｎ（■□＝５ＯＡのとき）および降下時間ｔ、とアニー
ル条件の関係をグラフにして示しだものが、第１１図で
ある。第１１図の中に従来型のｓｔ’ｒｈｙＯ値も示し
であるが、該図に見られるように本発明の効果は歴然で
ある。更に第１１図は、陽子線照射によって導入した荷
電担体寿命を減少させた領域の結晶格子の損傷がアニー
ル温度を上げることにより次第に回復してくることを示
している。

４５０℃で３０分アニールしたｓＩ’ｒｈｙの場合は、
前記スイッチング特性を測定したアノード電流ＩＡより
も、更にアノード電流ＩＡヲ大きくした場合、例えば１
００Ａでスイッチング特性を測定すると蓄積時間ｔｓｔ
ｇは約２μｓｅｃ程度にまで増加する。

このことは、４５０℃で３０分のアニールで、陽子線の
照射によって得られた荷電担体寿命を減少させた領域の
結晶格子の損傷が大分回復していることを示している訳
である。他のより低いアニール温度でアニールをした場
合も、更に例えば１００Ａよりアノード電流工Ａヲ相当
大きくすれば蓄積時間ｔｓｔｇは増加する。結晶格子の
損傷領域で荷電担体が再結合する割合よりも、かなり多
くの荷電担体がｎ一層に注入されてくれば、当然荷電担
体が蓄積される割合が大きくなることの結果である。蓄
積時間ｔｓｔｇ　ｋできるだけ小さく抑えたいとすれば
ｓＩ’ｒｈｙに流す電流を成る程度まで制限すれば良い
。

第１１図のグラフと前記説明から次のことが言える。即
ち、順方向電圧降下が比較的高くとも、超高速スイッチ
ングが行なえて、かつ大きなアノード電流ＩＡを流した
いと言うような要求に対しては３００℃乃至３５０℃程
度の比較的低温のアニールを、一方順方向電圧降下が従
来のｓｉ’ｒｈｙ並みに低くて、従来のｓｘ’ｒｈｙよ
りも高速で、かつアノード電流ＩＡを成る程度制限して
も良いと言えるよう々要求に対しては３５０℃乃至４５
０℃程度の温度でアニールを行えば良い。更に言えば本
発明のＳ　ＩＴｈｙは使用者の性能に対する要求に合せ
て製作（２５） これまで本発明の構成とそれによる効果を説明するのに
好適な実施例について述べたが、陽子線のエネルギー、
照射量およびアニール条件は、前記実施例における値に
限らないことは勿論である。

例えば、順方向阻止電圧が高くなるように設計、製作さ
れるｓｉ’ｒｈｙは低不純物密度層＜　ｎ−層）が、数
１００μｍ程度になる。このような５ＩＴｈｙのｐ＋ア
ノード領域近くに荷電担体寿命の減少した領域をカソー
ドの形成される表面から陽子線を照射して形成する場合
には、前記実施例よシ相当高いエネルギーが必要である
。また、アノード側表面から陽子線を照射する場合は、
ｐ＋アノード領域の厚さを勘案して照射エネルギーを設
定する。所望の位置に荷電担体寿命の減少した領域を形
成するだめの陽子線のエネルギーの設定は、例えば１９
７７年Ｐｅｒｇａｍｏｎ　Ｐｒｅｓｓ社発行のＨ，Ｈ，
ＡｎｄｅｒｓｅｎおよびＪ、Ｆ、Ｚｉｅｇｌｅｒ著の［
ＨＹＤＲＯＧＥＮ　ｓｔｏｐｐｉｎｇ　Ｐｏｗｅｒｓａ
ｎｄ　Ｒａｎｇｅｓ　ｉｎ　Ａｌｌ　Ｅｌｅｍｅｎｔｓ
　Ｊの中のｒ　ＲＡＮＧＥＯＦ　ＨＹＤＲＯＧＥＮ　ｌ
０ＮＳ　ＩＮ　ＳＩ［１４’：］　Ｊおよびｒ　ＲＡＮ
ＧＥＯＦ　ＨＹＤＲＯＧＥＮ　ｌ０ＮＳ　ＩＮ　ＡＬ［
１３’ｌｌ　Ｊのグラフを参照Ｃ９６） することにより決定できる。本発明の構造のＳ　Ｘ’ｒ
ｈｙに適用する適当な陽子線の照射量は、厳密にはＳ’
ＩＴｈｙの構造、と９わけ低不純物密度領域の厚さ、不
純物密度等や、得よう１するｓＩ’ｒｈｙの電気的特性
に依存するが、本発明において実施した例では１×１０
１２乃至Ｉ　Ｘ　１０１４陽子粒／　ｃｍ２　の範囲で
照射したものに対して、アニール条件を３００℃乃至４
５０℃の範囲の温度で、また３０分乃至６０分の範囲の
時間で変化させアニールすることで、殆んど所望の効果
を得ることができた。

得ようとするＳ　ＩＴｈｙの特性を勘案してアルミニウ
ム電極のシンターと同時にアニールをすると言う工程を
設定すれば、良いし、アルミニウム電極のシンター後に
照射を行う工程を設定すれば、アニール温度がアルミニ
ウム電極のシンタ一温度よシ低くなされなければならな
いので、その条件で行なえば良い。

以上、本発明の構成とそれによる効果を幾つかの実施例
によシ具体的に説明したが、本発明の主旨および範囲か
ら逸脱することなく、細部において種々の変更をなし得
ることは言うまでもない。

例えば、説明に用いた実施例は表面ケ゛−ト構造のｎチ
ャネル型ｓＩ’ｒｈｙであるが、埋込ゲート構造にも、
またｐチャネル型の５ＩＴｈｙにも適用できるのは勿論
である。

本発明によシ、低損失で高速に大電流のスイッチングが
可能な５ＩＴｈｙが、簡単な工程で、かつ低コストで実
現できることになり、その工業的価値はきわめて大きい
。

【図面の簡単な説明】

第１図は従来の表面ダート構造ｓＩ’ｒｈｙの１ユニッ
ト分の断面構造を示す図である。 第２図はＳ　ｔ’ｒｈｙの１ユニット分の断面構造を示
す図に、等価回路図を重ねて示した図である。 第３図は、従来の５ＩＴｈｙのスイッチング特性を示す
図であり、（ａ）は、Ｉ、ｉＩ□およびＩＫの個々の波
形、１１））は■。と工えを加算した波形を示す。 第４図は従来のｓＩ’ｒｈｙのＩＡスイッチング特性を
示す図である。 第５図は本発明の５ＩＴｈｙの構造の実施例を示す図で
ある。 第６図は従来の５ＩＴｈｙの電気的特性を示す図であり
、（ａ）は■い対ＶＡＫ特性、（ｂ）はＩ。および■い
のスイッチング波形である。 第７図乃至第１０図は本発明の実施例のｓＩ’ｒｈｙの
電気的特性を示す図であり、各々の（ａ）は工え対ｖＡ
Ｋ特性、（ｂ）は■。および■□のスイッチング波形を
示す。 第１１図は本発明の実施例の５ＩＴｈｙの降下時間ｔｆ
および順方向電圧降下Ｖ。ｎをアニール条件に対してプ
ロットした図である。 １１．２１．５１・・・ｎ＋カソード領域、１２．．２
２゜５２・・・ｐ＋アノード領域、１３，２３．５３・
・・ｐ＋ダート領域、１４，２４，５４・；・低不純物
密度ｎ−領域、５６・・・荷電担体寿命を減少させた領
域。 （２９） 第１図 第２図 第３図 国世耳Ｅ ｏＹＩＩ　′？！Ｐ９トー （Ｖ）　マＩ 第４図 （Ｃ） 第５図 （Ｖ）マエ （Ｖ）　Ｖｌ’ｅｌ

Claims (6)

【特許請求の範囲】
1. （１）　低不純物密度領域と、その低不純物密度領域と
   反対導電型の高不純物密度のアノード領域と、前記低不
   純物密度領域を挾んで前記アノード領域に対向しそのア
   ノード領域と反対導電型の高不純物密度のカソード領域
   と、そのカソード領域の近傍に形成されたカソード領域
   と反対導電型のケ゛−ト領域と、陽子線を照射すること
   により前記低不純物密度領域の中の特定部分に形成され
   た荷電担体寿命を減少させる領域とを有することを特徴
   とする高速静電誘導サイリスタ。
2. （２）前記アノード領域に隣接して、前記アノード領域
   とは反対導電型の比較的不純物密度の高い薄層領域が設
   けられたことを特徴とする特許請求の範囲第（１）項記
   載の高速静電誘導サイリスタ。
3. （３）　カソード領域およびアノード領域が互いに反対
   導電型高不純物密度領域により構成され、この両頭域は
   互いに低不純物密度領域をはさんで対向して構成され、
   かつ前記アノード領域と同導電型のダートが前記カソー
   ド領域近傍に設けられた構造の半導体装置を形成する工
   程と、 前記半導体装置に陽子線を照射し、前記低不純物密度領
   域の中の特定部分に荷電担体寿命を減少させる領域を形
   成する工程と、 前記照射によって形成された前記荷電担体寿命を減少さ
   せる領域以外の比較的欠陥密度の低い領域の半導体結晶
   格子の損傷を回復させる工程とを有することを特徴とす
   る高速静電誘導サイリスタの製造方法。
4. （４）　前記低不純物密度領域の中に荷電担体寿命を減
   少させる領域を形成する工程が、ＩＭｅ■乃至ｌ　Ｑ　
   ＭｅＶのエネルギーを持つ陽子線を照射することからな
   る、特許請求の範囲第（３）項記載の方法。
5. （５）前記照射が、約１０１２乃至１０１４陽子粒／Ｃ
   ｒｎ２の放射線量まで照射することからなる特許請求の
   範囲第（４）項記載の方法。
6. （６）前記照射によって形成された前記荷電担体寿命を
   減少させる領域以外の比較的欠陥密度の低い領域の半導
   体結晶格子の損傷を回復させる工程が、３００乃至４５
   ０℃の温度で３０乃至６０分までアニールすることから
   なる、特許請求の範囲