JPS6020755B2 - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPS6020755B2 JPS6020755B2 JP55186399A JP18639980A JPS6020755B2 JP S6020755 B2 JPS6020755 B2 JP S6020755B2 JP 55186399 A JP55186399 A JP 55186399A JP 18639980 A JP18639980 A JP 18639980A JP S6020755 B2 JPS6020755 B2 JP S6020755B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- screen
- signal
- output
- vertical synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
本発明はラスタースキャン方式の陰極線管（以下ＣＲＴ
と呼ぶ）画面に表示される文字やグラフィックと一対一
に対応した画面メモＩＪを有し、一文字表示期間に相当
するクロツクから前記ＣＲＴ画面の表示位置に対応した
表示アドレスを作成して前記画面メモ川こ印加するとと
もに前記クロックを分周してＣＲＴ表示装置に印加する
所の垂直、水平同期信号を作成する所のＣＲＴコントロ
ール回路を有する機器において、前記垂直同期信号を他
の垂直同期信号と比較する所の垂直同期信号比較回路を
設け、前記垂直同期比較回路の出力で、前記一文字表示
期間に相当するクロックを前記ＣＲＴコントロール回路
に印加するか印加しないかを制御する所の画面同期回路
を有する画面表示装置を提供しようとするものである。
と呼ぶ）画面に表示される文字やグラフィックと一対一
に対応した画面メモＩＪを有し、一文字表示期間に相当
するクロツクから前記ＣＲＴ画面の表示位置に対応した
表示アドレスを作成して前記画面メモ川こ印加するとと
もに前記クロックを分周してＣＲＴ表示装置に印加する
所の垂直、水平同期信号を作成する所のＣＲＴコントロ
ール回路を有する機器において、前記垂直同期信号を他
の垂直同期信号と比較する所の垂直同期信号比較回路を
設け、前記垂直同期比較回路の出力で、前記一文字表示
期間に相当するクロックを前記ＣＲＴコントロール回路
に印加するか印加しないかを制御する所の画面同期回路
を有する画面表示装置を提供しようとするものである。
従来、前記画面メモリと前記ＣＲＴコントロール回路を
有する画面表示装置において、画面上の表示文字数や、
グラフィックの表示ドット数などについてはさまざまの
要望がある。例えば、複数画面を同時に重ね合わせて表
示するグラフィックディスプレイなどにおいては、ユー
ザにより画面数が異なるため、それぞれのユーザ仕様に
合わせて前記ＣＲＴ表示機器を設計、製作していたので
は、機器の種類が増加するばかりでなく、それぞれの機
器の開発費が必要とされる欠点を有していた。本発明は
、これらの欠点を解消するためのもので、以下その一実
施例を図面により説明する。
有する画面表示装置において、画面上の表示文字数や、
グラフィックの表示ドット数などについてはさまざまの
要望がある。例えば、複数画面を同時に重ね合わせて表
示するグラフィックディスプレイなどにおいては、ユー
ザにより画面数が異なるため、それぞれのユーザ仕様に
合わせて前記ＣＲＴ表示機器を設計、製作していたので
は、機器の種類が増加するばかりでなく、それぞれの機
器の開発費が必要とされる欠点を有していた。本発明は
、これらの欠点を解消するためのもので、以下その一実
施例を図面により説明する。
第１図は、本発明を応用したブロック図である。図にお
いて、１および２は本発明による画面表示装置、３はそ
の各画面表示装置１，２からの表示信号を混合するミッ
クス回路、４はＣＲＴ表示機器である。前記画面表示装
置１および２は画面メモリやＣＲＴコントロール回路よ
り構成されたもので、単独でも文字やグラフィックを前
記ＣＲＴ表示機器４に表示できる機能をもつものである
が、複数ページの文字やグラフィックの表示をおこなお
うとすると、前記画面表示装置１，２は大がかりな装置
になってしまう。そこで、第１図のごとく前記画面表示
装置の表示信号を重ね合わせることで前記複数ページの
表示を可能としたものである。このような重ね合わせに
は、前記複数台の画面表示装置は外部の垂直および水平
同期信号に同期して動作しなくてはならない。もちろん
、表示信号の最大クロック周波数も同期していなくては
ならない。このような同期の機能を達成するために、第
２図のごとく前記画面表示装置１，２を構成する。
いて、１および２は本発明による画面表示装置、３はそ
の各画面表示装置１，２からの表示信号を混合するミッ
クス回路、４はＣＲＴ表示機器である。前記画面表示装
置１および２は画面メモリやＣＲＴコントロール回路よ
り構成されたもので、単独でも文字やグラフィックを前
記ＣＲＴ表示機器４に表示できる機能をもつものである
が、複数ページの文字やグラフィックの表示をおこなお
うとすると、前記画面表示装置１，２は大がかりな装置
になってしまう。そこで、第１図のごとく前記画面表示
装置の表示信号を重ね合わせることで前記複数ページの
表示を可能としたものである。このような重ね合わせに
は、前記複数台の画面表示装置は外部の垂直および水平
同期信号に同期して動作しなくてはならない。もちろん
、表示信号の最大クロック周波数も同期していなくては
ならない。このような同期の機能を達成するために、第
２図のごとく前記画面表示装置１，２を構成する。
同図において、５はＣＲＴコントロール回路、６は画面
メモリ、７はキャラクタージェネレーター、８はグラフ
イツクジエネレ−ター、９はパラレルーシリアルデ−夕
変換器、１０は画面同期回路である。同図の構成による
動作を説明する。
メモリ、７はキャラクタージェネレーター、８はグラフ
イツクジエネレ−ター、９はパラレルーシリアルデ−夕
変換器、１０は画面同期回路である。同図の構成による
動作を説明する。
まず、ＣＲＴコントロール回路５は、一文字表示クロツ
クを分周して画面表示位置に対応する所の表示アドレス
を画面メモリ６に印加する。
クを分周して画面表示位置に対応する所の表示アドレス
を画面メモリ６に印加する。
さらに、前記ＣＲＴコントロール回路５は前言己一文字
表示クロックを分周して水平、垂直同期信号を作成する
。前記画面メモリ６は、前記表示アドレスに対応した表
示データをキャラクタージェネレーター７およびグラフ
ィックジェネレータ−８に印加する。前記キャラクター
ジェネレータ−７、グラフィックジェネレーター８によ
り前記表示データをビット変換してパラレル−シリアル
データ変換器９に３印加したのち、パラレルデータをシ
リアルデー夕に変換する。一方、画面同期回路１川ま、
外部の垂直同期信号と前記ＣＲＴコントロール回路５よ
り出力されて印加された垂直同期信号を比較し、両垂直
同期信号が一致していない場合は前記４ＣＲＴコントロ
ール回路５に印加する一文字表示クロックを停止させる
。また、両垂直同期信号が一致している場合は前記一文
字表示クロツクをＣＲＴコントロール回路５に印加する
。以上の動作により、両垂直同期信号が‐一致して第２
図の構成の画面表示装置は外部の垂直同期信号に同期す
る。
表示クロックを分周して水平、垂直同期信号を作成する
。前記画面メモリ６は、前記表示アドレスに対応した表
示データをキャラクタージェネレーター７およびグラフ
ィックジェネレータ−８に印加する。前記キャラクター
ジェネレータ−７、グラフィックジェネレーター８によ
り前記表示データをビット変換してパラレル−シリアル
データ変換器９に３印加したのち、パラレルデータをシ
リアルデー夕に変換する。一方、画面同期回路１川ま、
外部の垂直同期信号と前記ＣＲＴコントロール回路５よ
り出力されて印加された垂直同期信号を比較し、両垂直
同期信号が一致していない場合は前記４ＣＲＴコントロ
ール回路５に印加する一文字表示クロックを停止させる
。また、両垂直同期信号が一致している場合は前記一文
字表示クロツクをＣＲＴコントロール回路５に印加する
。以上の動作により、両垂直同期信号が‐一致して第２
図の構成の画面表示装置は外部の垂直同期信号に同期す
る。
前記ＣＲＴコントロール回路５より得られる垂直同期信
号が外部の他の垂直同期信号に同期すると、前記垂直同
期信号は水平同期信号にも同期しているため水平同期信
号も同期をとることができる。このようにして、一つの
垂直同期信号を基準にして、複数台の画面表示装置の画
面を同期させることにより、複数画面を一枚の画面に、
例えばＯＲ回路を用いて合成することができる。第３図
は第２図の画面同期回路１０の一実施例を示したもので
ある。
号が外部の他の垂直同期信号に同期すると、前記垂直同
期信号は水平同期信号にも同期しているため水平同期信
号も同期をとることができる。このようにして、一つの
垂直同期信号を基準にして、複数台の画面表示装置の画
面を同期させることにより、複数画面を一枚の画面に、
例えばＯＲ回路を用いて合成することができる。第３図
は第２図の画面同期回路１０の一実施例を示したもので
ある。
第３図において、５は第２図のＣＲＴコントロール回路
、１０１はＪ−Ｋタイプのフリツプフロツプ、１０２は
Ｄタイプのフリツプフロツプ、１０３はＥＯＲゲート、
１０４はＤタイプのフリップフロップ、１０５は遅延用
のインバータ回路、１０６，１０７はインバータ、１
０８はＡＮＤゲートである。第３図の構成にもとづく動
作を第４図および第５図のタイミング図をもとに説明す
る。
、１０１はＪ−Ｋタイプのフリツプフロツプ、１０２は
Ｄタイプのフリツプフロツプ、１０３はＥＯＲゲート、
１０４はＤタイプのフリップフロップ、１０５は遅延用
のインバータ回路、１０６，１０７はインバータ、１
０８はＡＮＤゲートである。第３図の構成にもとづく動
作を第４図および第５図のタイミング図をもとに説明す
る。
第４図および第５図で、ａは外部一文字表示クロック、
ｂは垂直同期信号の反転信号である所のインバーター０
７の出力信号、ｃは外部垂直同期信号（負論理）、ｄは
ＥＯＲゲート１０３の出力信号、ｅはＤ型フリップフロ
ップ１０４の負信号出力、ｆはＪ−Ｋフリツプフロツプ
１０１の正信号出力、ｇはＤ型フリップフロップ１０２
の負信号出力、ｈはＡＮＤゲート１０８の出力信号であ
る。
ｂは垂直同期信号の反転信号である所のインバーター０
７の出力信号、ｃは外部垂直同期信号（負論理）、ｄは
ＥＯＲゲート１０３の出力信号、ｅはＤ型フリップフロ
ップ１０４の負信号出力、ｆはＪ−Ｋフリツプフロツプ
１０１の正信号出力、ｇはＤ型フリップフロップ１０２
の負信号出力、ｈはＡＮＤゲート１０８の出力信号であ
る。
第４図は、外部垂直同期信号とＣＲＴコントロール回路
５の出力する垂直同期信号が同期している場合のタイミ
ング図である。
５の出力する垂直同期信号が同期している場合のタイミ
ング図である。
まず、第３図のＥＯＲゲート１０３によりィンバータ１
０７の信号ｃと外部垂直同期信号ｂが比較され出力ｄと
なる。このＥＯＲゲ−ト１０３の比較出力信号ｄは、外
部一文字表示クロックａの立ち下がりで第１の記憶器で
あるＪ−Ｋフリップフロップ１０１に記憶される。Ｊ−
Ｋフリップフロップ１０１の出力信号はｆである。前記
Ｊ−Ｋフリップフ。ッブ１０１の出力信号ｆをＣＲＴコ
ントロール回路５の出力した垂直同期信号ｂの立ち上が
りで第２の記憶器である所のＤ型フリップフロップ１０
２に記憶する。このＤ型フリップフロップ１０２の負出
力は同図ｇである。同図では両垂直同期信号が一致して
いるため、フリツプフロツプ１０２の負出力信号ｇはＨ
ｉ餌レベルである。ＡＮＤゲート１０８は、前記フリッ
プフロップ１０２の負出力信号ｇにより外部一文字表示
クロックａをＣＲＴコントロール回路５へ印加する事を
オンーオフしている。第３図のィンバータ１０６、Ｄ型
フリツプフロップ１０４および遅延用ィンバータ回路１
０５で構成される回路は、第４図および第５図のタイミ
ングで、外部垂直同期信号ｃの立ち下がりＺで短い負の
パルス信号ｅを作成している。このパルス信号ｅは、第
３図で第１の記憶器であるところのフリップフロップ１
０１および第２の記憶器であるところのフリップフロツ
プ１０２を初期設定するための信号に使用される。
Ｚ第５図はＣＲＴコントロール回路５からの
垂直同期信号の反転信号ｂが外部垂直同期信号ｃと同期
していない場合のタイミングを示した図である。垂直同
期信号ｂおよびｃが一致していない期間は、ＥＯＲゲー
ト１０３の出力信号ｄがＨｉｇｈレベルになる。同図で
、ａ，のタイミングで、前記出力信号ｄのＨｉｇｈレベ
ルが第１の記憶器であるＪ−Ｋフリップフロツプ１０１
に記憶され信号ｆとなる。しかし、前記信号ｆはタイミ
ングｅ，で初期設定され、ｆ‘まＬｏｗレベルとなる。
ふたたびｆは、ａ２のタイミングでＨｉ蝕しベルとなり
、前記不一致出力信号である所のｆは、垂直同期信号ｂ
の立ち下がりのタイミングｑで第２の記憶器であるＤ型
フリップフロップ１０２に記憶され信号ｇとなる。前記
ｇが山ｗレベルになると、第３図のＡＮＤゲート１０８
により一文字表示クロックａは、ＣＲＴコントロール回
路５に出力されなくなる。これは、第５図のｈ信号がｂ
タイミング以後山ｗレベルのままである理由である。前
記第２の記憶器であるＤ型フリップフロップ１０２の負
出力信号ｇは、ｅ信号が山ｗレベルになるまで、すなわ
ち外部垂直同期信号ｃの立ち下がり信号がくるまでＬｏ
ｗレベルとなる。一方、第３図のＣＲＴコントロール回
路５は、第５図のタイミングｑ以後一文字表示クロック
ｈが山ｗレベルであるため、垂直同期の状態はちょうど
立ち上がった所で停止している。
０７の信号ｃと外部垂直同期信号ｂが比較され出力ｄと
なる。このＥＯＲゲ−ト１０３の比較出力信号ｄは、外
部一文字表示クロックａの立ち下がりで第１の記憶器で
あるＪ−Ｋフリップフロップ１０１に記憶される。Ｊ−
Ｋフリップフロップ１０１の出力信号はｆである。前記
Ｊ−Ｋフリップフ。ッブ１０１の出力信号ｆをＣＲＴコ
ントロール回路５の出力した垂直同期信号ｂの立ち上が
りで第２の記憶器である所のＤ型フリップフロップ１０
２に記憶する。このＤ型フリップフロップ１０２の負出
力は同図ｇである。同図では両垂直同期信号が一致して
いるため、フリツプフロツプ１０２の負出力信号ｇはＨ
ｉ餌レベルである。ＡＮＤゲート１０８は、前記フリッ
プフロップ１０２の負出力信号ｇにより外部一文字表示
クロックａをＣＲＴコントロール回路５へ印加する事を
オンーオフしている。第３図のィンバータ１０６、Ｄ型
フリツプフロップ１０４および遅延用ィンバータ回路１
０５で構成される回路は、第４図および第５図のタイミ
ングで、外部垂直同期信号ｃの立ち下がりＺで短い負の
パルス信号ｅを作成している。このパルス信号ｅは、第
３図で第１の記憶器であるところのフリップフロップ１
０１および第２の記憶器であるところのフリップフロツ
プ１０２を初期設定するための信号に使用される。
Ｚ第５図はＣＲＴコントロール回路５からの
垂直同期信号の反転信号ｂが外部垂直同期信号ｃと同期
していない場合のタイミングを示した図である。垂直同
期信号ｂおよびｃが一致していない期間は、ＥＯＲゲー
ト１０３の出力信号ｄがＨｉｇｈレベルになる。同図で
、ａ，のタイミングで、前記出力信号ｄのＨｉｇｈレベ
ルが第１の記憶器であるＪ−Ｋフリップフロツプ１０１
に記憶され信号ｆとなる。しかし、前記信号ｆはタイミ
ングｅ，で初期設定され、ｆ‘まＬｏｗレベルとなる。
ふたたびｆは、ａ２のタイミングでＨｉ蝕しベルとなり
、前記不一致出力信号である所のｆは、垂直同期信号ｂ
の立ち下がりのタイミングｑで第２の記憶器であるＤ型
フリップフロップ１０２に記憶され信号ｇとなる。前記
ｇが山ｗレベルになると、第３図のＡＮＤゲート１０８
により一文字表示クロックａは、ＣＲＴコントロール回
路５に出力されなくなる。これは、第５図のｈ信号がｂ
タイミング以後山ｗレベルのままである理由である。前
記第２の記憶器であるＤ型フリップフロップ１０２の負
出力信号ｇは、ｅ信号が山ｗレベルになるまで、すなわ
ち外部垂直同期信号ｃの立ち下がり信号がくるまでＬｏ
ｗレベルとなる。一方、第３図のＣＲＴコントロール回
路５は、第５図のタイミングｑ以後一文字表示クロック
ｈが山ｗレベルであるため、垂直同期の状態はちょうど
立ち上がった所で停止している。
前記停止状態は外部垂直同期信号ｃの立ち下がり（負論
理）まで続く。すると、前記停止状態が解除されるのは
、外部垂直同期信号の正論理で立ち上がりからとなるた
め、前記停止状態解除以後、両軍直同期信号は同期する
様になる。第６図は以上の動作の状態を示したもので、
ａ３期間までは両垂直同期信号が同期していて、ａ４期
間までは前記同期がとれていない場合を示したものであ
る。
理）まで続く。すると、前記停止状態が解除されるのは
、外部垂直同期信号の正論理で立ち上がりからとなるた
め、前記停止状態解除以後、両軍直同期信号は同期する
様になる。第６図は以上の動作の状態を示したもので、
ａ３期間までは両垂直同期信号が同期していて、ａ４期
間までは前記同期がとれていない場合を示したものであ
る。
同区蚊２でｇ信号が松ｗレベルとなり、一文字表示クロ
ックｈはオフとなる。つぎに、ｅ２タイミングでふたた
び信号ｇはＨｉ蝕しベルとなるため以後、両垂直同期信
号が同期できる事を示したものである。以上本発明の一
実施例の動作説明からわかるように、一つの基準垂直同
期信号を設定すれば、複数台の画面表示装置の画面の同
期をとることができ、複数ページの表示を重ね合わせる
ことができ、前記画面表示装置を複数台用いる事により
画面表示機器の多種多様にわたる仕様の機器を構成でき
る効果がある。
ックｈはオフとなる。つぎに、ｅ２タイミングでふたた
び信号ｇはＨｉ蝕しベルとなるため以後、両垂直同期信
号が同期できる事を示したものである。以上本発明の一
実施例の動作説明からわかるように、一つの基準垂直同
期信号を設定すれば、複数台の画面表示装置の画面の同
期をとることができ、複数ページの表示を重ね合わせる
ことができ、前記画面表示装置を複数台用いる事により
画面表示機器の多種多様にわたる仕様の機器を構成でき
る効果がある。
また、第３図でィンバ…夕１０６、フリツプフロツプ１
０４およ．び遅延用ィンバータ回路１０５は、単安定マ
ルチパイプレータで置きかえることができる。さらに、
フリップフロッブ１０１，１０２は他のＴ型フリップフ
ロップ、Ｒ−Ｓフリップフロップおよびメモリでも置き
かえが可能である。また、同図のＡＮＤゲート１０８は
他のスイッチなどでも置きかえが可能である。また、第
１図のミックス回路は、ＯＲゲートにより複数台の画面
表示装置から得られる表示信号を合成すれば、複数ペー
ジの表示画面を１枚の画面に重ね合わせることができる
し、前記複数台の画面表示装置の表示信号を時分割に選
択して表示信号とミックス回路を用いれば、グラフィッ
クなどの分解能を上げることも可能となる。
０４およ．び遅延用ィンバータ回路１０５は、単安定マ
ルチパイプレータで置きかえることができる。さらに、
フリップフロッブ１０１，１０２は他のＴ型フリップフ
ロップ、Ｒ−Ｓフリップフロップおよびメモリでも置き
かえが可能である。また、同図のＡＮＤゲート１０８は
他のスイッチなどでも置きかえが可能である。また、第
１図のミックス回路は、ＯＲゲートにより複数台の画面
表示装置から得られる表示信号を合成すれば、複数ペー
ジの表示画面を１枚の画面に重ね合わせることができる
し、前記複数台の画面表示装置の表示信号を時分割に選
択して表示信号とミックス回路を用いれば、グラフィッ
クなどの分解能を上げることも可能となる。
さらに、前記複数台のＣＲＴ表示装置の表示信号をそれ
ぞれカラー表示装置のＲ，Ｇ，Ｂ信号として用いるよう
なミックス回路を用いれば、カラー表示用の表示装置を
構成することが可能となるばかりでなく、以上のような
ミックス回路の組み合わせにより、多種の仕様の表示装
置を構成することができる利点がある。
ぞれカラー表示装置のＲ，Ｇ，Ｂ信号として用いるよう
なミックス回路を用いれば、カラー表示用の表示装置を
構成することが可能となるばかりでなく、以上のような
ミックス回路の組み合わせにより、多種の仕様の表示装
置を構成することができる利点がある。
第１図は本発明を用いた複数ページ表示装置の一構成例
を示す図、第２図は本発明の一実施例における画面表示
装置のブロック図、第３図は第２図に示す画面同期回路
の具体回路図、第４図は第３図の回路のタイミング図で
垂直同期信号の同期がとれている場合を示す図、第５図
は第３図の回路のタイミング図で両垂直同期信号の同期
がとれていない場合を示す図、第６図は第３図の回路の
タイミング図で両垂直同期信号の同期がとれるまでの変
化の様子を示す図である。 １，２・・・・・・画面表示装置、３・・・・・・ミッ
クス回路、４・・・・・・ＣＲＴ表示機器、５・・・・
・・ＣＲＴコントロール回路、６・・・・・・画面メモ
リ、７・・・・・・キャラクタージエネレータ、８……
グラフイツクジエネレータ、９・・・・・・パラレルー
シリアルデータ変換器、１０・・・・・・画面同期回路
。 第１図 第２図 第３図 第４図 第５図 第６図
を示す図、第２図は本発明の一実施例における画面表示
装置のブロック図、第３図は第２図に示す画面同期回路
の具体回路図、第４図は第３図の回路のタイミング図で
垂直同期信号の同期がとれている場合を示す図、第５図
は第３図の回路のタイミング図で両垂直同期信号の同期
がとれていない場合を示す図、第６図は第３図の回路の
タイミング図で両垂直同期信号の同期がとれるまでの変
化の様子を示す図である。 １，２・・・・・・画面表示装置、３・・・・・・ミッ
クス回路、４・・・・・・ＣＲＴ表示機器、５・・・・
・・ＣＲＴコントロール回路、６・・・・・・画面メモ
リ、７・・・・・・キャラクタージエネレータ、８……
グラフイツクジエネレータ、９・・・・・・パラレルー
シリアルデータ変換器、１０・・・・・・画面同期回路
。 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 １ 陰極線管の画面に表示される文字やグラフイツクに
対応する画面メモリと、一文字表示期間に相当する一文
字表示クロツクを分周して得る所の表示位置に対応した
表示アドレスを前記画面メモリに印加するとともに前記
一文字表示クロツクを分周して水平、垂直同期信号を発
生し前記陰極線管を有する表示装置に印加する所のＣＲ
Ｔコントロール回路とを備え、かつ前記ＣＲＴコントロ
ール回路からの前記垂直同期信号と外部の他の垂直同期
信号とを比較する比較回路を設け、前記比較回路の出力
で前記ＣＲＴコントロール回路に印加される前記一文字
表示クロツクをオン−オフする所の画面同期回路を有す
ることを特徴とする画面表示装置。 ２ 画面同期回路は、比較回路の出力を一文字表示クロ
ツクのタイミングで記憶する第１の記憶回路と、前記第
１の記憶回路の出力をＣＲＴコントロール回路からの垂
直同期信号のタイミングで記憶する第の記憶回路とを備
え、前記第２の記憶回路の出力をＡＮＤゲートの一つの
入力端子に接続し、前記ＡＮＤゲートの他の入力端子に
前記一文字表示クロツクを印加し、前記ＡＮＤゲートの
出力を前記ＣＲＴコントロール回路へ印加し、前記他の
垂直同期信号のタイミングで前記第１、第２の記憶回路
を初期設定するように構成された特許請求の範囲第１項
記載の画面表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55186399A JPS6020755B2 (ja) | 1980-12-26 | 1980-12-26 | 画面表示装置 |
| US06/329,740 US4450442A (en) | 1980-12-26 | 1981-12-11 | Display processor for superimposed-picture display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55186399A JPS6020755B2 (ja) | 1980-12-26 | 1980-12-26 | 画面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57109986A JPS57109986A (en) | 1982-07-08 |
| JPS6020755B2 true JPS6020755B2 (ja) | 1985-05-23 |
Family
ID=16187714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55186399A Expired JPS6020755B2 (ja) | 1980-12-26 | 1980-12-26 | 画面表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4450442A (ja) |
| JP (1) | JPS6020755B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965825A (en) | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| US7831204B1 (en) | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
| USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
| US5508815A (en) * | 1981-12-14 | 1996-04-16 | Smart Vcr Limited Partnership | Schedule display system for video recorder programming |
| JPS5958538A (ja) * | 1982-09-29 | 1984-04-04 | Hitachi Ltd | 文字図形表示装置 |
| US4555775B1 (en) * | 1982-10-07 | 1995-12-05 | Bell Telephone Labor Inc | Dynamic generation and overlaying of graphic windows for multiple active program storage areas |
| US4639721A (en) * | 1982-10-09 | 1987-01-27 | Sharp Kabushiki Kaisha | Data selection circuit for the screen display of data from a personal computer |
| JPS5971088A (ja) * | 1982-10-16 | 1984-04-21 | ソニー株式会社 | 表示タイミング制御回路 |
| JPS5971089A (ja) * | 1982-10-16 | 1984-04-21 | ソニー株式会社 | 表示制御回路 |
| US4554582A (en) * | 1983-08-31 | 1985-11-19 | Rca Corporation | Apparatus for synchronizing a source of computer controlled video to another video source |
| JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
| JPS60186891A (ja) * | 1984-03-07 | 1985-09-24 | 株式会社日立製作所 | 高精細化信号変換装置 |
| US4580165A (en) * | 1984-04-12 | 1986-04-01 | General Electric Company | Graphic video overlay system providing stable computer graphics overlayed with video image |
| US4631585A (en) * | 1984-05-07 | 1986-12-23 | Rca Corporation | Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display |
| DE3587620T2 (de) * | 1984-05-28 | 1994-03-24 | Advantest Corp | Logikanalysator. |
| USRE33922E (en) * | 1984-10-05 | 1992-05-12 | Hitachi, Ltd. | Memory circuit for graphic images |
| US5923591A (en) * | 1985-09-24 | 1999-07-13 | Hitachi, Ltd. | Memory circuit |
| US6028795A (en) * | 1985-09-24 | 2000-02-22 | Hitachi, Ltd. | One chip semiconductor integrated circuit device having two modes of data write operation and bits setting operation |
| KR910000365B1 (ko) * | 1984-10-05 | 1991-01-24 | 가부시기가이샤 히다찌세이사꾸쇼 | 기억회로 |
| US5448519A (en) * | 1984-10-05 | 1995-09-05 | Hitachi, Ltd. | Memory device |
| US5450342A (en) * | 1984-10-05 | 1995-09-12 | Hitachi, Ltd. | Memory device |
| US5175838A (en) * | 1984-10-05 | 1992-12-29 | Hitachi, Ltd. | Memory circuit formed on integrated circuit device and having programmable function |
| JPS61147677A (ja) * | 1984-12-21 | 1986-07-05 | Mitsumi Electric Co Ltd | ス−パ−インポ−ズ装置 |
| US4661798A (en) * | 1984-12-28 | 1987-04-28 | Motorola, Inc. | Video field decoder |
| JPS61246673A (ja) * | 1985-04-08 | 1986-11-01 | Anritsu Corp | 複素伝送反射特性の表示装置 |
| US4734769A (en) * | 1985-06-17 | 1988-03-29 | Professional Guidance Systems, Inc. | Method and apparatus for display of variable intensity pictures on a video display terminal |
| US5159324A (en) * | 1987-11-02 | 1992-10-27 | Fuji Xerox Corporation, Ltd. | Icon aided run function display system |
| US5148154A (en) | 1990-12-04 | 1992-09-15 | Sony Corporation Of America | Multi-dimensional user interface |
| EP0525750A3 (en) * | 1991-07-30 | 1995-03-22 | Tokyo Shibaura Electric Co | Display control apparatus |
| US20020091850A1 (en) | 1992-10-23 | 2002-07-11 | Cybex Corporation | System and method for remote monitoring and operation of personal computers |
| KR0128168B1 (ko) * | 1993-12-18 | 1998-04-04 | 김광호 | 화상형성 시스템의 용지절약 장치 및 방법 |
| KR960009815B1 (en) * | 1993-12-29 | 1996-07-24 | Daewoo Electronics Co Ltd | Character or title signal mixing circuit of video appliance |
| US5757365A (en) * | 1995-06-07 | 1998-05-26 | Seiko Epson Corporation | Power down mode for computer system |
| US5721842A (en) * | 1995-08-25 | 1998-02-24 | Apex Pc Solutions, Inc. | Interconnection system for viewing and controlling remotely connected computers with on-screen video overlay for controlling of the interconnection switch |
| CA2345084C (en) | 1998-09-22 | 2004-11-02 | Cybex Computer Products Corporation | System for accessing personal computers remotely |
| US6088806A (en) * | 1998-10-20 | 2000-07-11 | Seiko Epson Corporation | Apparatus and method with improved power-down mode |
| US10891887B2 (en) * | 2018-09-28 | 2021-01-12 | Intel Corporation | Frame-level resynchronization between a display panel and a display source device for full and partial frame updates |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1069131A (en) * | 1964-04-13 | 1967-05-17 | Rank Bush Murphy Ltd | Synchronizing arrangements for television apparatus |
| JPS5399826A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Controller for data display |
| US4316188A (en) * | 1980-05-27 | 1982-02-16 | Cincinnati Milacron Inc. | Multiple font display control |
| US4346407A (en) * | 1980-06-16 | 1982-08-24 | Sanders Associates, Inc. | Apparatus for synchronization of a source of computer controlled video to another video source |
-
1980
- 1980-12-26 JP JP55186399A patent/JPS6020755B2/ja not_active Expired
-
1981
- 1981-12-11 US US06/329,740 patent/US4450442A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4450442A (en) | 1984-05-22 |
| JPS57109986A (en) | 1982-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6020755B2 (ja) | 画面表示装置 | |
| KR0131586B1 (ko) | 이텔레비젼 수상기의 온 스크린 표시장치 | |
| KR840006847A (ko) | 디스플레이 시스템 | |
| US4562402A (en) | Method and apparatus for generating phase locked digital clock signals | |
| GB2028066A (en) | Tsignal generator for a graphic console | |
| JP2842590B2 (ja) | 二重画面表示制御装置 | |
| US3665454A (en) | Variable rate display generator | |
| JPS6326913B2 (ja) | ||
| JP3593715B2 (ja) | 映像表示装置 | |
| KR900001128B1 (ko) | 2바이트 완성형 표준코드 디스플레이 방법 | |
| US4731608A (en) | Image control unit for a video display unit | |
| JPS603198B2 (ja) | 並列同期型タイミング発生装置 | |
| JPS587999B2 (ja) | 表示装置 | |
| KR900002793B1 (ko) | Crt디스플레이의 그림과 문자비데오패턴 선택회로 | |
| JPS604988A (ja) | 画像表示装置 | |
| JPS62150290A (ja) | 文字表示装置 | |
| RU1795445C (ru) | Устройство дл отображени информации на экране электронно-лучевого индикатора | |
| KR910006338Y1 (ko) | 문자발생기에 의한 확대문자표시회로 | |
| JP2663419B2 (ja) | Ｃｒｔ出力回路 | |
| JPH0827607B2 (ja) | 画像表示装置 | |
| JPS6356550B2 (ja) | ||
| JPH0654428B2 (ja) | ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式 | |
| JPS6239892A (ja) | カラ−デイスプレイ装置 | |
| JPS631597A (ja) | カラ−プロツタ | |
| JPS60189792A (ja) | カラ−ｃｒｔデイスプレイ装置のカラ−信号発生回路 |