JPH0640256B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH0640256B2 JPH0640256B2 JP58243802A JP24380283A JPH0640256B2 JP H0640256 B2 JPH0640256 B2 JP H0640256B2 JP 58243802 A JP58243802 A JP 58243802A JP 24380283 A JP24380283 A JP 24380283A JP H0640256 B2 JPH0640256 B2 JP H0640256B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- horizontal
- control device
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 この発明は、表示技術さらにはデジタル画像情報を表示
させる際の制御装置に適用して特に有効な技術に関する
もので、たとえば、ＣＲＴ（ブラウン管表示器）表示装
置における表示制御装置に利用して有効な技術に関する
ものである。
させる際の制御装置に適用して特に有効な技術に関する
もので、たとえば、ＣＲＴ（ブラウン管表示器）表示装
置における表示制御装置に利用して有効な技術に関する
ものである。
例えば、コンピュータなどによって記憶装置に書込まれ
た画像情報をＣＲＴ表示装置に表示させるためには、そ
の画像情報を読出すために記憶装置をアクセスするとと
もに、そのアクセス間隔に応じた同期信号を作成する必
要がある。このような一連の処理動作を例えばコンピュ
ータシステムのＣＰＵ（中央処理装置）に行なわせてい
たので、そのＣＰＵのタスクが大きくなって全体の処理
能力が著しく低下してしまう。そこで、上述した処理動
作すなわち記憶装置の管理および同期信号の作成などを
独立して行なう専用の表示制御装置が、先に本発明者ら
によって提案された（型番ＨＤ６８４５，ＨＤ６８Ａ４
５，ＨＤ６８４５Ｓなど：いずれも日立製作所製）。
た画像情報をＣＲＴ表示装置に表示させるためには、そ
の画像情報を読出すために記憶装置をアクセスするとと
もに、そのアクセス間隔に応じた同期信号を作成する必
要がある。このような一連の処理動作を例えばコンピュ
ータシステムのＣＰＵ（中央処理装置）に行なわせてい
たので、そのＣＰＵのタスクが大きくなって全体の処理
能力が著しく低下してしまう。そこで、上述した処理動
作すなわち記憶装置の管理および同期信号の作成などを
独立して行なう専用の表示制御装置が、先に本発明者ら
によって提案された（型番ＨＤ６８４５，ＨＤ６８Ａ４
５，ＨＤ６８４５Ｓなど：いずれも日立製作所製）。
この表示制御装置は、いわゆるＣＲＴＣなどとも呼ば
れ、記憶装置に記憶された画像情報を、水平走査ライン
と垂直フレームとによって表示画面を構成する走査方式
の表示装置に表示させるために、上記記憶装置のアクセ
スタイミングに基づいた周期で歩進され、かつカウント
内容が周期的に循環する走査カウンタを備え、この走査
カウンタのカウント内容に基づいて作成されるアドレス
データによって上記記憶装置をアクセスするとともに、
この走査カウンタのカウント内容に基づいて水平同期信
号および垂直同期信号をそれぞれに発生するような機能
を持つ。このＣＲＴＣは半導体集積回路化され、例えば
ＣＰＵのシステムバスに周辺装置として接続されて使用
される。これにより、ＣＰＵは面倒な表示制御のための
タスクからハードウエア的にもソフトウエア的にも解放
され、システム全体の処理能力を向上させることができ
る。
れ、記憶装置に記憶された画像情報を、水平走査ライン
と垂直フレームとによって表示画面を構成する走査方式
の表示装置に表示させるために、上記記憶装置のアクセ
スタイミングに基づいた周期で歩進され、かつカウント
内容が周期的に循環する走査カウンタを備え、この走査
カウンタのカウント内容に基づいて作成されるアドレス
データによって上記記憶装置をアクセスするとともに、
この走査カウンタのカウント内容に基づいて水平同期信
号および垂直同期信号をそれぞれに発生するような機能
を持つ。このＣＲＴＣは半導体集積回路化され、例えば
ＣＰＵのシステムバスに周辺装置として接続されて使用
される。これにより、ＣＰＵは面倒な表示制御のための
タスクからハードウエア的にもソフトウエア的にも解放
され、システム全体の処理能力を向上させることができ
る。
ところで、本発明者は、上記ＣＲＴＣを複数個使用し、
各ＣＲＴＣによって管理されるそれぞれの記憶装置に記
憶された画像情報を一つの表示画面に重ねて表示させる
ことを検討した。しかし、これを行なわせるには、各Ｃ
ＲＣＴに与える基本クロックを同じにしただけでは不十
分であることが、本発明者によって明らかにされた。す
なわち、ＣＲＴＣでは、例えばＣＲＴ表示装置に表示を
行なわせるために水平同期信号および垂直同期信号を作
り出す、この同期信号は外部から与えられる基本クロッ
クをカウントする走査カウンタにより発生する。ここ
で、複数のＣＲＴＣがそれぞれ同じ基本クロックを基準
にして互いに同じ周期信号を発生しても、その同期信号
の相互の位相は必ずしも一致するとは限らない。例え
ば、ノイズ等により誤動作していずれか一つのＣＲＴＣ
内の走査カウンタのカウント内容が他のＣＲＴＣのそれ
と一旦異なると、その異なった状態が同期信号の位相差
となって現われ、以後その状態は修復されることなくそ
のまま続いてしまう。そして、重ね合わせられた画像の
位置関係が乱されたり、あるいは同期が乱されたりする
ようになる。
各ＣＲＴＣによって管理されるそれぞれの記憶装置に記
憶された画像情報を一つの表示画面に重ねて表示させる
ことを検討した。しかし、これを行なわせるには、各Ｃ
ＲＣＴに与える基本クロックを同じにしただけでは不十
分であることが、本発明者によって明らかにされた。す
なわち、ＣＲＴＣでは、例えばＣＲＴ表示装置に表示を
行なわせるために水平同期信号および垂直同期信号を作
り出す、この同期信号は外部から与えられる基本クロッ
クをカウントする走査カウンタにより発生する。ここ
で、複数のＣＲＴＣがそれぞれ同じ基本クロックを基準
にして互いに同じ周期信号を発生しても、その同期信号
の相互の位相は必ずしも一致するとは限らない。例え
ば、ノイズ等により誤動作していずれか一つのＣＲＴＣ
内の走査カウンタのカウント内容が他のＣＲＴＣのそれ
と一旦異なると、その異なった状態が同期信号の位相差
となって現われ、以後その状態は修復されることなくそ
のまま続いてしまう。そして、重ね合わせられた画像の
位置関係が乱されたり、あるいは同期が乱されたりする
ようになる。
この発明の目的は、複数のＣＲＴＣによってそれぞれに
管理される複数の画像情報を、相互に一定の位置関係を
保ちながら、一つの表示画面に重ねて表示させることが
できるようにした表示技術を提供するものである。
管理される複数の画像情報を、相互に一定の位置関係を
保ちながら、一つの表示画面に重ねて表示させることが
できるようにした表示技術を提供するものである。
また、テレビシステムのように独立の同期信号系を持つ
表示システムにて表示される画像情報とＣＲＴＣによっ
て管理される画像情報とを、相互に一定の位置関係を保
ちながら、一つの表示画面に重ねて表示させることがで
きるようにした表示技術を提供するものである。
表示システムにて表示される画像情報とＣＲＴＣによっ
て管理される画像情報とを、相互に一定の位置関係を保
ちながら、一つの表示画面に重ねて表示させることがで
きるようにした表示技術を提供するものである。
さらに、この発明の他の目的は、複数のＣＲＴＣによっ
て読み出された複数の画像情報を一つの画面に重ね合わ
せ表示するシステムを構成する場合に、一種類のＣＲＴ
Ｃを同期信号を出力するするマスタＣＲＴＣと同期信号
を受けるスレーブＣＲＴＣとして使用できるとともに、
マスタＣＲＴＣとスレーブＣＲＴＣとの間には特別な同
期化回路を設ける必要のないＣＲＴＣを提供することに
ある。
て読み出された複数の画像情報を一つの画面に重ね合わ
せ表示するシステムを構成する場合に、一種類のＣＲＴ
Ｃを同期信号を出力するするマスタＣＲＴＣと同期信号
を受けるスレーブＣＲＴＣとして使用できるとともに、
マスタＣＲＴＣとスレーブＣＲＴＣとの間には特別な同
期化回路を設ける必要のないＣＲＴＣを提供することに
ある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、ＣＲＴＣに内部モードと外部モードとを設
け、内部モードでは同期信号を発生する走査カウンタが
それぞれレジスタに設定された値まで計数したときに比
較手段からの信号によって一定の内容に初期化し、外部
モードでは走査カウンタを外部からの信号によって強制
的に一定の内容に初期化することにより、ＣＲＴＣ内の
同期信号と外部の同期信号との間の位相差を周期的にあ
るいは適宜に修正し、これにより複数の画像情報を相互
の位置関係を乱さずに重ね合わせて表示させられるよう
にする、という目的を達成するものである。
け、内部モードでは同期信号を発生する走査カウンタが
それぞれレジスタに設定された値まで計数したときに比
較手段からの信号によって一定の内容に初期化し、外部
モードでは走査カウンタを外部からの信号によって強制
的に一定の内容に初期化することにより、ＣＲＴＣ内の
同期信号と外部の同期信号との間の位相差を周期的にあ
るいは適宜に修正し、これにより複数の画像情報を相互
の位置関係を乱さずに重ね合わせて表示させられるよう
にする、という目的を達成するものである。
以下、この発明の代表的な実施例を図面を参照しながら
説明する。
説明する。
なお、図面において同一あるいは相当する部分は同一符
号で示す。
号で示す。
第１図はこの発明に係る表示制御装置の要部一実施例を
示す。
示す。
同図に示す表示制御装置１０は、いわゆるＣＲＴＣとも
呼ばれるものであって、先ず、その概要を説明すると、
記憶装置に記憶された画像情報を、水平走査ラインと垂
直フレームとによって表示画面を構成する走査方式の表
示装置に表示させるために、上記記憶装置のアクセスタ
イミングに基づいた周期で歩進され、かつカウント内容
が周期的に循環する走査カウンタＣ１，Ｃ２を備える。
この走査カウンタＣ１，Ｃ２のカウント内容Ｄ１，Ｄ２
に基づいて作成されるアドレスデータＡｄによって上記
記憶装置をアクセスする。これとともに、この走査カウ
ンタＣ１，Ｃ２のカウント内容Ｄ１，Ｄ２に基づいて水
平同期信号Ｈｓおよび垂直同期信号Ｖｓをそれぞれに発
生する。そして、上記走査カウンタＣ１，Ｃ２の内容が
外部から与えられる信号Ｅｘによって一定の値に初期化
されるようになっている。
呼ばれるものであって、先ず、その概要を説明すると、
記憶装置に記憶された画像情報を、水平走査ラインと垂
直フレームとによって表示画面を構成する走査方式の表
示装置に表示させるために、上記記憶装置のアクセスタ
イミングに基づいた周期で歩進され、かつカウント内容
が周期的に循環する走査カウンタＣ１，Ｃ２を備える。
この走査カウンタＣ１，Ｃ２のカウント内容Ｄ１，Ｄ２
に基づいて作成されるアドレスデータＡｄによって上記
記憶装置をアクセスする。これとともに、この走査カウ
ンタＣ１，Ｃ２のカウント内容Ｄ１，Ｄ２に基づいて水
平同期信号Ｈｓおよび垂直同期信号Ｖｓをそれぞれに発
生する。そして、上記走査カウンタＣ１，Ｃ２の内容が
外部から与えられる信号Ｅｘによって一定の値に初期化
されるようになっている。
ここで、上記走査カウントＣ１，Ｃ２は水平走査ライン
の同期をとる第１の走査カウンタＣ１と垂直フレームの
同期を取る第２の走査カウンタＣ２とからなり、この第
１，第２の両走査カウンタＣ１，Ｃ２が外部から与えら
れる信号によって共に一定のカウント内容に初期化され
るようになっている。
の同期をとる第１の走査カウンタＣ１と垂直フレームの
同期を取る第２の走査カウンタＣ２とからなり、この第
１，第２の両走査カウンタＣ１，Ｃ２が外部から与えら
れる信号によって共に一定のカウント内容に初期化され
るようになっている。
そのほか、上記表示制御装置１０は半導体集積回路化
（ＬＳＩ化）され、例えばＣＰＵのシステムバスに周辺
装置として接続されて使用されるように構成される。上
記表示装置としてはインターレース（飛越し）走査方式
のＣＲＴ表示装置が使用される。また、上記記憶装置は
リフレッシュメモリあるいはビデオＲＡＭ（ＶＲＡＭ）
などと呼ばれるもので、通常はＲＡＭ（ランダムアクセ
ス・メモリ）が使用される。
（ＬＳＩ化）され、例えばＣＰＵのシステムバスに周辺
装置として接続されて使用されるように構成される。上
記表示装置としてはインターレース（飛越し）走査方式
のＣＲＴ表示装置が使用される。また、上記記憶装置は
リフレッシュメモリあるいはビデオＲＡＭ（ＶＲＡＭ）
などと呼ばれるもので、通常はＲＡＭ（ランダムアクセ
ス・メモリ）が使用される。
第１図についてさらに具体的に説明すると、同図に示す
装置は、上述した第１，第２の走査カウンタＣ１，Ｃ２
のほかに、アクセス・タイミング検出カウンタＣ０、デ
ータ比較回路ＣＰ０，ＣＰ１，ＣＰ２、アドレス発生回
路２０、インターレース制御回路１２、パルス切出し回
路１４、端子切換回路１６、ＡＮＤゲータＧ１などを有
する。また、図示を省略するが、外部から書込可能な制
御レジスタ群が設けられ、これらのレジスタ群に書込ま
れる内容によって表示制御装置１０の各種の動作モード
が設定あるいは選択されるようになっている。上記デー
タ比較回路ＣＰ１，ＣＰ２の比較基準値Ｒ１，Ｒ２、上
記端子切換回路１６の切換位置を定める制御信号Ｒ４な
ども、上記制御レジスタ群によって設定される。
装置は、上述した第１，第２の走査カウンタＣ１，Ｃ２
のほかに、アクセス・タイミング検出カウンタＣ０、デ
ータ比較回路ＣＰ０，ＣＰ１，ＣＰ２、アドレス発生回
路２０、インターレース制御回路１２、パルス切出し回
路１４、端子切換回路１６、ＡＮＤゲータＧ１などを有
する。また、図示を省略するが、外部から書込可能な制
御レジスタ群が設けられ、これらのレジスタ群に書込ま
れる内容によって表示制御装置１０の各種の動作モード
が設定あるいは選択されるようになっている。上記デー
タ比較回路ＣＰ１，ＣＰ２の比較基準値Ｒ１，Ｒ２、上
記端子切換回路１６の切換位置を定める制御信号Ｒ４な
ども、上記制御レジスタ群によって設定される。
ここで、先ず、上記表示制御装置１０には基本クロック
φが入力される。この基本クロックφは、例えば表示装
置１０が接続されるシステムのクロックに同期したもの
である。この基本クロックφはアクセスタイミング検出
カウンタＣ０のカウント入力となる。このカウンタＣ０
は上記基本クロックφによって歩進され、そのカウント
内容Ｄ０がデータ比較回路ＣＰ０の比較基準値Ｒ０に達
すると、リセットされて初期値（０）からカウントを再
開するようになっている。つまり、カウント内容Ｄ０が
周期的に循環するようになっている。そして、その循環
周期ごとに上記データ比較回路ＣＰ０から出力されるパ
ルス信号Ｐ０が、画像情報を記憶している記憶装置（Ｒ
ＡＭ）のアクセス制御信号ＣＥとして外部へ出力され
る。これにより、上記記憶装置が一定周期ごとにアクセ
スされ、各アクセスタイミングごとに１ワード（例えば
８ビットあるいは１６ビット）分の画素情報が読出され
る。
φが入力される。この基本クロックφは、例えば表示装
置１０が接続されるシステムのクロックに同期したもの
である。この基本クロックφはアクセスタイミング検出
カウンタＣ０のカウント入力となる。このカウンタＣ０
は上記基本クロックφによって歩進され、そのカウント
内容Ｄ０がデータ比較回路ＣＰ０の比較基準値Ｒ０に達
すると、リセットされて初期値（０）からカウントを再
開するようになっている。つまり、カウント内容Ｄ０が
周期的に循環するようになっている。そして、その循環
周期ごとに上記データ比較回路ＣＰ０から出力されるパ
ルス信号Ｐ０が、画像情報を記憶している記憶装置（Ｒ
ＡＭ）のアクセス制御信号ＣＥとして外部へ出力され
る。これにより、上記記憶装置が一定周期ごとにアクセ
スされ、各アクセスタイミングごとに１ワード（例えば
８ビットあるいは１６ビット）分の画素情報が読出され
る。
また、上記パルス信号Ｐ０は第１の走査カウンタＣ１の
カウント入力となる。このカウンタＣ１はその入力パル
ス信号Ｐ０によって歩進され、そのカウント内容Ｄ１が
データ比較回路ＣＰ１の比較基準値Ｒ１に達すると、リ
セットされて初期値（０）からカウントを再開するよう
になっている。つまり、カウント内容Ｄ１が周期的に循
環するようになっている。そして、その循環周期ごとに
上記データ比較回路ＣＰ１から出力されるパルス信号Ｐ
１が、インターレース制御回路１２を経てＣＲＴ表示装
置の水平同期信号Ｈｓとして外部へ出力される。このと
き、第１の走査カウンタＣ１の循環周期は、上記記憶装
置から１水平走査分の画像情報が読出される期間に相当
するものとする。つまり、ラスタ１本分の画像情報が読
出されたときに第１の走査カウンタＣ１のカウント内容
Ｄ１が初期値（０）に戻るように上記比較基準値Ｒ１が
設定されている。
カウント入力となる。このカウンタＣ１はその入力パル
ス信号Ｐ０によって歩進され、そのカウント内容Ｄ１が
データ比較回路ＣＰ１の比較基準値Ｒ１に達すると、リ
セットされて初期値（０）からカウントを再開するよう
になっている。つまり、カウント内容Ｄ１が周期的に循
環するようになっている。そして、その循環周期ごとに
上記データ比較回路ＣＰ１から出力されるパルス信号Ｐ
１が、インターレース制御回路１２を経てＣＲＴ表示装
置の水平同期信号Ｈｓとして外部へ出力される。このと
き、第１の走査カウンタＣ１の循環周期は、上記記憶装
置から１水平走査分の画像情報が読出される期間に相当
するものとする。つまり、ラスタ１本分の画像情報が読
出されたときに第１の走査カウンタＣ１のカウント内容
Ｄ１が初期値（０）に戻るように上記比較基準値Ｒ１が
設定されている。
上記第１の走査カウンタＣ１の循環周期ごとに発せられ
るパルス信号Ｐ１は、第２の走査カウンタＣ２のカウン
ト入力となる。このカウンタＣ２はその入力パルス信号
Ｐ１によって歩進され、そのカウント内容Ｄ２がデータ
比較回路ＣＰ２の比較基準値Ｒ２に達すると、リセット
されて初期値（０）からカウントを再開するようになっ
ている。つまり、この第２の走査カウンタＣ２も、その
カウント内容Ｄ２が周期的に循環するようになってい
る。そして、その循環周期ごとに上記データ比較回路Ｃ
Ｐ２から出力されるパルス信号Ｐ２が、インターレース
制御回路１２を経てＣＲＴ表示装置の垂直同期信号Ｖｓ
として外部へ出力される。このとき、第２の走査カウン
タＣ２の循環周期は、上記記憶装置から１フィールド分
の画像情報が読出される期間に相当するものとする。つ
まり、表示画面を構成するラスタの総本数の１／２に相
当する画像情報が読出されたときに第２の走査カウンタ
Ｃ２のカウント内容Ｄ２が初期値（０）に戻るように、
上記比較基準値Ｒ２が設定されている。そして、この第
２の走査カウンタＣ２の循環周期が２回繰返されるごと
に２フィールド分すなわち１フレーム分の画像情報が読
出されて、ＣＲＴ表示装置にインターレース方式で表示
されるようになる。例えば、通常のテレビ方式のＣＲＴ
表示装置に表示を行なわせる場合は、毎秒約６０個の垂
直同期信号Ｖｓが作成され、これにより毎秒３０コマの
フレームが作成される。
るパルス信号Ｐ１は、第２の走査カウンタＣ２のカウン
ト入力となる。このカウンタＣ２はその入力パルス信号
Ｐ１によって歩進され、そのカウント内容Ｄ２がデータ
比較回路ＣＰ２の比較基準値Ｒ２に達すると、リセット
されて初期値（０）からカウントを再開するようになっ
ている。つまり、この第２の走査カウンタＣ２も、その
カウント内容Ｄ２が周期的に循環するようになってい
る。そして、その循環周期ごとに上記データ比較回路Ｃ
Ｐ２から出力されるパルス信号Ｐ２が、インターレース
制御回路１２を経てＣＲＴ表示装置の垂直同期信号Ｖｓ
として外部へ出力される。このとき、第２の走査カウン
タＣ２の循環周期は、上記記憶装置から１フィールド分
の画像情報が読出される期間に相当するものとする。つ
まり、表示画面を構成するラスタの総本数の１／２に相
当する画像情報が読出されたときに第２の走査カウンタ
Ｃ２のカウント内容Ｄ２が初期値（０）に戻るように、
上記比較基準値Ｒ２が設定されている。そして、この第
２の走査カウンタＣ２の循環周期が２回繰返されるごと
に２フィールド分すなわち１フレーム分の画像情報が読
出されて、ＣＲＴ表示装置にインターレース方式で表示
されるようになる。例えば、通常のテレビ方式のＣＲＴ
表示装置に表示を行なわせる場合は、毎秒約６０個の垂
直同期信号Ｖｓが作成され、これにより毎秒３０コマの
フレームが作成される。
また、第１，第２の走査カウンタＣ１，Ｃ２の各カウン
ト内容Ｄ１，Ｄ２はアドレス発生回路20に与えられる。
アドレス発生回路２０は、その２つのカウント内容Ｄ
１，Ｄ２に基づいて上記記憶装置をアクセスするための
アドレスデータＡｄを作成する。これにより、上記記憶
装置に記憶された画像情報が上記同期信号Ｈｓ，Ｖｓに
同期して読出されるようになる。
ト内容Ｄ１，Ｄ２はアドレス発生回路20に与えられる。
アドレス発生回路２０は、その２つのカウント内容Ｄ
１，Ｄ２に基づいて上記記憶装置をアクセスするための
アドレスデータＡｄを作成する。これにより、上記記憶
装置に記憶された画像情報が上記同期信号Ｈｓ，Ｖｓに
同期して読出されるようになる。
上記インターレース制御回路１２は、いわゆる飛越し走
査を行なわせるために、水平同期信号Ｈｓにダミーラス
タを挿入したり、また垂直同期信号Ｖｓの位相を１回お
きに１／２水平走査期間分だけずらしたりする走査を行
なう。このために、このインターレース制御回路１２
は、奇数番目のフィールド期間と偶数番目のフィールド
期間を弁別する機能を備えている。この機能は、例えば
垂直同期信号によって歩進される２進フリップフロップ
を用いて簡単に得ることができる。従って、上記インタ
ーレース制御回路12からは、例えば奇数フィールド期間
（あるいは偶数フィールド期間）だけ能動化する奇数フ
ィールド（あるいは偶数フィールド）検出信号Ｖｉを１
フレームごとに得ることができる。
査を行なわせるために、水平同期信号Ｈｓにダミーラス
タを挿入したり、また垂直同期信号Ｖｓの位相を１回お
きに１／２水平走査期間分だけずらしたりする走査を行
なう。このために、このインターレース制御回路１２
は、奇数番目のフィールド期間と偶数番目のフィールド
期間を弁別する機能を備えている。この機能は、例えば
垂直同期信号によって歩進される２進フリップフロップ
を用いて簡単に得ることができる。従って、上記インタ
ーレース制御回路12からは、例えば奇数フィールド期間
（あるいは偶数フィールド期間）だけ能動化する奇数フ
ィールド（あるいは偶数フィールド）検出信号Ｖｉを１
フレームごとに得ることができる。
ここで、ＡＮＤゲートＧ１によって、上記インターレー
ス制御回路１２から得られる奇数フィールド検出信号Ｖ
ｉと上記第２の走査カウンタＣ２の循環周期ごとに発せ
られるパルス信号Ｐ２との論理積をとると、奇数番目の
垂直同期信号だけが抽出される。このようにして抽出さ
れる奇数番目の垂直同期信号は、上記端子切換回路１６
を経て外部同期信号Ｅｘとして表示制御装置１０の外部
へ導出されるようになっている。
ス制御回路１２から得られる奇数フィールド検出信号Ｖ
ｉと上記第２の走査カウンタＣ２の循環周期ごとに発せ
られるパルス信号Ｐ２との論理積をとると、奇数番目の
垂直同期信号だけが抽出される。このようにして抽出さ
れる奇数番目の垂直同期信号は、上記端子切換回路１６
を経て外部同期信号Ｅｘとして表示制御装置１０の外部
へ導出されるようになっている。
以上、外部へ同期信号Ｅｘを発する部分について説明し
たが、上記表示制御回路１０は外部からの同期信号Ｅｘ
を受けるようにも構成されている。この外部からの同期
信号Ｅｘは、外部へ出力する上記信号Ｅｘと同じく、奇
数番目（あるいは偶数番目）だけの垂直同期信号であ
る。外部からの同期信号Ｅｘは上記端子切換回路１６を
経てパルス切出し回路１４に入力される。パルス切出し
回路１４では、外部同期信号Ｅｘから幅の狭いパルスを
切出す。そして、この切出された狭幅のパルスを各カウ
ンタＣ０，Ｃ１，Ｃ２にクリアー信号（リセット信号）
ＣＲとして分配するようになっている。これにより、外
部同期信号Ｅｘが入力されると、これに同期して各カウ
ンタＣ０，Ｃ１，Ｃ２のカウント内容Ｄ０，Ｄ１，Ｄ２
が一斉に初期化（０にリセット）されるようになる。こ
の初期化は、例えば上記外部同期信号Ｅｘが同一構成の
表示制御装置１０からのものであれば、１フレームごと
に行なわれる。従って、仮に各カウンタＣ０，Ｃ１，Ｃ
２内のいずれかにカウントエラーなどが生じても、その
エラーは次のフレーム期間の開始時に自動的に修正され
る。これにより、複数の表示制御装置間での相互の同期
を確実に合わせ続けることができ、複数の記憶装置に記
載された画像情報を常に正しい位置関係で重ね合わせて
表示させることができるようになる。この結果、例えば
複数の画像を合成して複雑あるいは多様な画像を構成す
るといったようなことも簡単かつ高速に行なえるように
なる。
たが、上記表示制御回路１０は外部からの同期信号Ｅｘ
を受けるようにも構成されている。この外部からの同期
信号Ｅｘは、外部へ出力する上記信号Ｅｘと同じく、奇
数番目（あるいは偶数番目）だけの垂直同期信号であ
る。外部からの同期信号Ｅｘは上記端子切換回路１６を
経てパルス切出し回路１４に入力される。パルス切出し
回路１４では、外部同期信号Ｅｘから幅の狭いパルスを
切出す。そして、この切出された狭幅のパルスを各カウ
ンタＣ０，Ｃ１，Ｃ２にクリアー信号（リセット信号）
ＣＲとして分配するようになっている。これにより、外
部同期信号Ｅｘが入力されると、これに同期して各カウ
ンタＣ０，Ｃ１，Ｃ２のカウント内容Ｄ０，Ｄ１，Ｄ２
が一斉に初期化（０にリセット）されるようになる。こ
の初期化は、例えば上記外部同期信号Ｅｘが同一構成の
表示制御装置１０からのものであれば、１フレームごと
に行なわれる。従って、仮に各カウンタＣ０，Ｃ１，Ｃ
２内のいずれかにカウントエラーなどが生じても、その
エラーは次のフレーム期間の開始時に自動的に修正され
る。これにより、複数の表示制御装置間での相互の同期
を確実に合わせ続けることができ、複数の記憶装置に記
載された画像情報を常に正しい位置関係で重ね合わせて
表示させることができるようになる。この結果、例えば
複数の画像を合成して複雑あるいは多様な画像を構成す
るといったようなことも簡単かつ高速に行なえるように
なる。
ここで、実施例においては、上記外部同期信号Ｅｘを外
部へ出力するか、あるいは外部から入力するかが、上記
端子切換回路１６の切換状態によって定まるようになっ
ている。さらに、この端子切換回路１６の切換状態は、
前記レジスタ群によって設定される制御信号Ｒ４よって
制御される。従って、上記表示制御装置１０をマスター
として使用するか、あるいはスレーブとして使用するか
は、その使用に際して行なう外部から上述した図示され
ていないレジスタ群への設定操作により自由に選ぶこと
ができる。これとともに、複数の表示制御装置を相互に
同期させるための信号Ｅｘの入出力端子は、わずか１本
だけで済むようになる。
部へ出力するか、あるいは外部から入力するかが、上記
端子切換回路１６の切換状態によって定まるようになっ
ている。さらに、この端子切換回路１６の切換状態は、
前記レジスタ群によって設定される制御信号Ｒ４よって
制御される。従って、上記表示制御装置１０をマスター
として使用するか、あるいはスレーブとして使用するか
は、その使用に際して行なう外部から上述した図示され
ていないレジスタ群への設定操作により自由に選ぶこと
ができる。これとともに、複数の表示制御装置を相互に
同期させるための信号Ｅｘの入出力端子は、わずか１本
だけで済むようになる。
第２図は上述した表示制御装置の動作例を示すタイミン
グチャートである。
グチャートである。
同図において、Ｔａは記憶装置のアクセスサイクルを、
Ｔｈは水平走査期間を、Ｔｖはフィールド期間を、そし
てＴｓは１フレームごとに発せられる外部同期信号Ｅｘ
の周期をそれぞれ示す。
Ｔｈは水平走査期間を、Ｔｖはフィールド期間を、そし
てＴｓは１フレームごとに発せられる外部同期信号Ｅｘ
の周期をそれぞれ示す。
また、第３図は上述した表示制御装置１０の使用例を示
す。
す。
同図に示す使用例では、２つの表示制御装置１０Ａ，１
０Ｂが使用されている。各表示制御装置１０Ａ，１０Ｂ
はそれぞれコンピュータシステム１００のアドレスバス
ＡＢおよびテータバスＤＢに接続されることにより、そ
のコンピュータシステム１００の周辺装置として動作す
るようになっている。コンピュータシステム１００は、
例えばＣＰＵ，ＲＯＭ，ＲＡＭおよび１／Ｏなどによっ
て構成されている。
０Ｂが使用されている。各表示制御装置１０Ａ，１０Ｂ
はそれぞれコンピュータシステム１００のアドレスバス
ＡＢおよびテータバスＤＢに接続されることにより、そ
のコンピュータシステム１００の周辺装置として動作す
るようになっている。コンピュータシステム１００は、
例えばＣＰＵ，ＲＯＭ，ＲＡＭおよび１／Ｏなどによっ
て構成されている。
各表示制御装置（ＣＲＴＣ１，ＣＲＴＣ２）１０Ａ，１
０Ｂはそれぞれ画像情報が記憶される記憶装置（ＶＲＡ
Ｍ）３０Ａ，３０Ｂを管理する。各記憶装置３０Ａ，３
０Ｂからそれぞれに読出される画像情報は、パラレル−
シリアル変換回路（Ｐ／Ｓ変換回路）３２Ａ，３２Ｂに
よってシリアルな画像信号Ｓａ，Ｓｂに変換された後、
表示制御装置１０Ａから出力される垂直および水平の同
期信号Ｈｓ，Ｖｓとともに、ビデオコントローラ４０に
入力される。ビデオコントローラ４０は、その入力信号
に基づいてＣＲＴ表示装置５０の画像信号Ｓａｂと同期
信号Ｓｓを作成する。これにより、ＣＲＴ表示装置５０
には、２つの記憶装置３０Ａ，３０Ｂから読出される画
像情報Ｓａ，Ｓｂが相互に重ね合わせられた状態で表示
される。
０Ｂはそれぞれ画像情報が記憶される記憶装置（ＶＲＡ
Ｍ）３０Ａ，３０Ｂを管理する。各記憶装置３０Ａ，３
０Ｂからそれぞれに読出される画像情報は、パラレル−
シリアル変換回路（Ｐ／Ｓ変換回路）３２Ａ，３２Ｂに
よってシリアルな画像信号Ｓａ，Ｓｂに変換された後、
表示制御装置１０Ａから出力される垂直および水平の同
期信号Ｈｓ，Ｖｓとともに、ビデオコントローラ４０に
入力される。ビデオコントローラ４０は、その入力信号
に基づいてＣＲＴ表示装置５０の画像信号Ｓａｂと同期
信号Ｓｓを作成する。これにより、ＣＲＴ表示装置５０
には、２つの記憶装置３０Ａ，３０Ｂから読出される画
像情報Ｓａ，Ｓｂが相互に重ね合わせられた状態で表示
される。
ここで、２つの表示制御装置１０Ａ，１０Ｂのうち、一
方の装置１０Ａは１フレーム周期ごとに外部へ同期信号
Ｅｘを発するように設定されている。また、他方の装置
１０Ｂは、一方の装置10Ａから発せられる外部同期信号
Ｅｘを入力するように設定されている。すなわち、表示
制御装置を使用する際に、コンピュータシステム１００
によって、表示制御装置１０Ａがマスターとなるよう
に、その内部のレジスタが設定され、表示制御装置１０
Ｂがスレーブとなるように、その内部のレジスタが設定
されている。これにより、一方の表示制御装置１０Ａが
マスターとして、また他方の表示制御装置１０Ｂがスレ
ーブとしてそれぞれ動作し、装置１０Ｂが装置１０Ａに
確実に追従して同期するようになっている。
方の装置１０Ａは１フレーム周期ごとに外部へ同期信号
Ｅｘを発するように設定されている。また、他方の装置
１０Ｂは、一方の装置10Ａから発せられる外部同期信号
Ｅｘを入力するように設定されている。すなわち、表示
制御装置を使用する際に、コンピュータシステム１００
によって、表示制御装置１０Ａがマスターとなるよう
に、その内部のレジスタが設定され、表示制御装置１０
Ｂがスレーブとなるように、その内部のレジスタが設定
されている。これにより、一方の表示制御装置１０Ａが
マスターとして、また他方の表示制御装置１０Ｂがスレ
ーブとしてそれぞれ動作し、装置１０Ｂが装置１０Ａに
確実に追従して同期するようになっている。
第４図はこの発明の別の実施例を示す。
同図に示す実施例は、前述した表示制御装置１０を用い
たものであって、テレビシステム６０のように独立の同
期信号系を持つ表示システムにて表示される画像情報Ｓ
ｔと上記表示制御装置10によって管理される画像情報Ｓ
ｃとを、相互に一定の位置関係を保ちながら、１つのＣ
ＲＴ表示装置５０を重ねて表示させることができるよう
にしたものである。
たものであって、テレビシステム６０のように独立の同
期信号系を持つ表示システムにて表示される画像情報Ｓ
ｔと上記表示制御装置10によって管理される画像情報Ｓ
ｃとを、相互に一定の位置関係を保ちながら、１つのＣ
ＲＴ表示装置５０を重ねて表示させることができるよう
にしたものである。
表示制御装置１０については、前述したものと同様、記
憶装置３０に記憶された画像情報を、水平走査ラインと
垂直フレームとによって表示画面を構成する飛越し走査
方式の表示装置すなわちこの場合はＣＲＴ表示装置５０
に表示させるために、上記記憶装置３０のアクセスタイ
ミングに基づいて周期で歩進され、かつカウント内容が
周期的に循環する走査カウンタを備えている。そして、
この走査カウンタのカウント内容に基づいて作成される
アドレスデータＡｄによって上記記憶装置３０をアクセ
スするように構成されている。また、走査カウンタのカ
ウント内容に基づいて水平および垂直の同期信号を作成
するようになっている。
憶装置３０に記憶された画像情報を、水平走査ラインと
垂直フレームとによって表示画面を構成する飛越し走査
方式の表示装置すなわちこの場合はＣＲＴ表示装置５０
に表示させるために、上記記憶装置３０のアクセスタイ
ミングに基づいて周期で歩進され、かつカウント内容が
周期的に循環する走査カウンタを備えている。そして、
この走査カウンタのカウント内容に基づいて作成される
アドレスデータＡｄによって上記記憶装置３０をアクセ
スするように構成されている。また、走査カウンタのカ
ウント内容に基づいて水平および垂直の同期信号を作成
するようになっている。
テレビシステム６０は、該テレビシステム６０側の画像
情報Ｓｔを、独立に作成された同期信号Ｓｓを用いてＣ
ＲＴ表示装置５０に表示させる。
情報Ｓｔを、独立に作成された同期信号Ｓｓを用いてＣ
ＲＴ表示装置５０に表示させる。
ここで、上記表示制御装置１０は、位相差検出回路６
２、ＡＮＤゲートＧ１１、およびＰＬＬ（フェーズ・ロ
ックド・ループ）などを用いて構成された基本クロック
発生回路６４などとともに使用される。
２、ＡＮＤゲートＧ１１、およびＰＬＬ（フェーズ・ロ
ックド・ループ）などを用いて構成された基本クロック
発生回路６４などとともに使用される。
基本クロック発生回路６４は、テレビシステム６０から
発せられる水平同期信号Ｈｓｔに基づいて、上記表示制
御装置１０の基本クロックφを作成する。表示制御装置
１０はその基本クロックφに基づいて、上記記憶装置３
０のアクセス制御信号、アドレスデータＡｄ、垂直同期
信号Ｖｓなどを作成する。
発せられる水平同期信号Ｈｓｔに基づいて、上記表示制
御装置１０の基本クロックφを作成する。表示制御装置
１０はその基本クロックφに基づいて、上記記憶装置３
０のアクセス制御信号、アドレスデータＡｄ、垂直同期
信号Ｖｓなどを作成する。
また、上記位相差検出回路６２は、上記表示制御装置１
０から発せられる垂直同期信号Ｖｓとテレビシステム６
０から発せられる垂直同期信号Ｖｓｔとの位相差を検出
する。図５に、位相差検出回路６２とＡＮＤゲート１１
により発生される外部同期信号Ｅｘのタイミングチャー
トを示す。なお、破線で示されたタイミングは、位相差
検出回路６２の内部で用いられる比較信号である。ここ
で、図５に示すように位相差検出回路６２では表示制御
装置１０から発せられる垂直同期信号Ｖｓとテレビシス
テム６０から発生せられる垂直同期信号Ｖｓｔとの位相
検出を垂直同期信号のあいだの関係を比較しながら行な
っている。（垂直同期信号が奇数番目が偶数番目かを検
出し、比較を行なう）。これにより、ＡＮＤゲートＧ１
１によって上記位相差検出回路６２の検出出力と上記テ
レビシステム６０から発せられる垂直同期信号Ｖｓｔと
の論理積をとることにより、垂直同期信号Ｖｓｔに同期
したパルス出力が得られる。このパルス出力を外部同期
信号Ｅｘとして上記表示制御装置１０に与えることによ
り、該表示制御装置１０内の各カウンタの内容の初期化
タイミングをテレビシステム６０側の奇数番目（偶数番
目）の垂直同期信号に周期的に同期させることができ
る。
０から発せられる垂直同期信号Ｖｓとテレビシステム６
０から発せられる垂直同期信号Ｖｓｔとの位相差を検出
する。図５に、位相差検出回路６２とＡＮＤゲート１１
により発生される外部同期信号Ｅｘのタイミングチャー
トを示す。なお、破線で示されたタイミングは、位相差
検出回路６２の内部で用いられる比較信号である。ここ
で、図５に示すように位相差検出回路６２では表示制御
装置１０から発せられる垂直同期信号Ｖｓとテレビシス
テム６０から発生せられる垂直同期信号Ｖｓｔとの位相
検出を垂直同期信号のあいだの関係を比較しながら行な
っている。（垂直同期信号が奇数番目が偶数番目かを検
出し、比較を行なう）。これにより、ＡＮＤゲートＧ１
１によって上記位相差検出回路６２の検出出力と上記テ
レビシステム６０から発せられる垂直同期信号Ｖｓｔと
の論理積をとることにより、垂直同期信号Ｖｓｔに同期
したパルス出力が得られる。このパルス出力を外部同期
信号Ｅｘとして上記表示制御装置１０に与えることによ
り、該表示制御装置１０内の各カウンタの内容の初期化
タイミングをテレビシステム６０側の奇数番目（偶数番
目）の垂直同期信号に周期的に同期させることができ
る。
なお、この場合の表示制御装置１０は、例えばコンピュ
ータシステム１００側からの指令により、スレーブとし
て動作するように予め設定されている。
ータシステム１００側からの指令により、スレーブとし
て動作するように予め設定されている。
以上のようにして、テレビシステム６０のように独立の
同期信号系を持つ表示システムにて表示される画像情報
Ｓｔと上記表示制御装置１０によって管理される画像情
報Ｓｃとを、相互に一定の位置関係を保ちながら、一つ
の表示画面に重ねて表示させることができる。
同期信号系を持つ表示システムにて表示される画像情報
Ｓｔと上記表示制御装置１０によって管理される画像情
報Ｓｃとを、相互に一定の位置関係を保ちながら、一つ
の表示画面に重ねて表示させることができる。
(1)走査カウンタのカウント内容に基づいて作成される
アドレスデータによって上記記憶装置をアクセスすると
ともに、この走査カウンタのカウント内容に基づいて水
平同期信号および垂直同期信号をそれぞれに発生するよ
うに構成し、これとともに、上記走査カウンタのカウン
ト内容が外部から与えられる信号によって一定の値に初
期化されるようにしたことにより、複数のＣＲＴＣによ
ってそれぞれに管理される複数の画像情報を、相互に一
定の位置関係を保ちながら、一つの表示画面に重ねて表
示させることができる、という効果が得られる。
アドレスデータによって上記記憶装置をアクセスすると
ともに、この走査カウンタのカウント内容に基づいて水
平同期信号および垂直同期信号をそれぞれに発生するよ
うに構成し、これとともに、上記走査カウンタのカウン
ト内容が外部から与えられる信号によって一定の値に初
期化されるようにしたことにより、複数のＣＲＴＣによ
ってそれぞれに管理される複数の画像情報を、相互に一
定の位置関係を保ちながら、一つの表示画面に重ねて表
示させることができる、という効果が得られる。
(2)走査カウンタのカウント内容に基づいて作成される
アドレスデータによって上記記憶装置をアクセスすると
ともに、この走査カウンタのカウント内容に基づいて水
平同期信号および垂直同期信号をそれぞれに発生するよ
うに構成し、これとともに、奇数番目あるいは偶数番目
のいずれか一方の垂直同期信号に同期する信号を外部へ
出力するようにしたことにより、複数のＣＲＴＣによっ
てそれぞれに管理される複数の画像情報を、相互に一定
の位置関係を保ちながら、飛越し走査方式の表示装置に
重ねて表示させることができる、という効果が得られ
る。
アドレスデータによって上記記憶装置をアクセスすると
ともに、この走査カウンタのカウント内容に基づいて水
平同期信号および垂直同期信号をそれぞれに発生するよ
うに構成し、これとともに、奇数番目あるいは偶数番目
のいずれか一方の垂直同期信号に同期する信号を外部へ
出力するようにしたことにより、複数のＣＲＴＣによっ
てそれぞれに管理される複数の画像情報を、相互に一定
の位置関係を保ちながら、飛越し走査方式の表示装置に
重ねて表示させることができる、という効果が得られ
る。
(3)走査カウンタのカウント内容に基づいて作成される
アドレスデータによって上記記憶装置をアクセスするよ
うに構成し、これとともに、独立の同期信号系をもつ飛
越し走査方式の表示システムから水平同期信号および垂
直同期信号を受け、その水平同期信号に基づいて上記記
憶装置のアクセスタイミングを定めるためのクロックを
作成するとともに、その垂直同期信号から奇数番目ある
いは偶数番目のいずれか一方の垂直同期信号を検出し、
この検出された信号に基づいて上記走査カウンタの内容
を強制的に一定の値に初期化するようにしたことによ
り、テレビシステムのように独立の同期信号系を持つ表
示システムにて表示される画像情報とＣＲＴＣによって
管理される画像情報とを、相互に一定の位置関係を保ち
ながら、一つの表示画面に重ねて表示させることができ
る、という効果が得られる。
アドレスデータによって上記記憶装置をアクセスするよ
うに構成し、これとともに、独立の同期信号系をもつ飛
越し走査方式の表示システムから水平同期信号および垂
直同期信号を受け、その水平同期信号に基づいて上記記
憶装置のアクセスタイミングを定めるためのクロックを
作成するとともに、その垂直同期信号から奇数番目ある
いは偶数番目のいずれか一方の垂直同期信号を検出し、
この検出された信号に基づいて上記走査カウンタの内容
を強制的に一定の値に初期化するようにしたことによ
り、テレビシステムのように独立の同期信号系を持つ表
示システムにて表示される画像情報とＣＲＴＣによって
管理される画像情報とを、相互に一定の位置関係を保ち
ながら、一つの表示画面に重ねて表示させることができ
る、という効果が得られる。
上記(1)〜(3)により、さらに複数の画像を合成して複雑
あるいは多様な画像を簡単かつ高速に作成することがで
きるようになる、という相乗効果が得られる。
あるいは多様な画像を簡単かつ高速に作成することがで
きるようになる、という相乗効果が得られる。
(4)さらに、この発明は、複数のＣＲＴＣによって読み
出された複数の画像情報を一つの画面に重ね合わせ表示
するシステムを構成する場合に、一種類のＣＲＴＣを同
期信号を出力するするマスタＣＲＴＣと同期信号を受け
るスレーブＣＲＴＣとして使用できるとともに、マスタ
ＣＲＴＣとスレーブＣＲＴＣとの間には特別な同期化回
路を設ける必要がないという効果を有する。
出された複数の画像情報を一つの画面に重ね合わせ表示
するシステムを構成する場合に、一種類のＣＲＴＣを同
期信号を出力するするマスタＣＲＴＣと同期信号を受け
るスレーブＣＲＴＣとして使用できるとともに、マスタ
ＣＲＴＣとスレーブＣＲＴＣとの間には特別な同期化回
路を設ける必要がないという効果を有する。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記ＣＲＴ
表示装置は液晶表示装置あるいはプラズマ表示装置など
であってもよい。また、外部同期信号Ｅｘの間隔は数フ
レームごとあるいはそれ以上の任意の時間間隔であって
もよい。
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、上記ＣＲＴ
表示装置は液晶表示装置あるいはプラズマ表示装置など
であってもよい。また、外部同期信号Ｅｘの間隔は数フ
レームごとあるいはそれ以上の任意の時間間隔であって
もよい。
なお、上記実施例ではインターレース走査方式の表示装
置のための表示制御装置に適用した場合について説明し
たが、本発明は順次走査方式の表示を行なう表示制御装
置にも適用できることは勿論である。
置のための表示制御装置に適用した場合について説明し
たが、本発明は順次走査方式の表示を行なう表示制御装
置にも適用できることは勿論である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＣＲＴ表示装置の表
示制御装置の同期化技術に適用した場合について説明し
たが、それに限定されるものではなく、例えば、画像情
報の内容を判断して書換えるなどの知的処理機能を持つ
表示制御装置における同期化技術などにも適用できる。
少なくとも同期あるいは位置合わせが必要とされる条件
のものには適用できる。
をその背景となった利用分野であるＣＲＴ表示装置の表
示制御装置の同期化技術に適用した場合について説明し
たが、それに限定されるものではなく、例えば、画像情
報の内容を判断して書換えるなどの知的処理機能を持つ
表示制御装置における同期化技術などにも適用できる。
少なくとも同期あるいは位置合わせが必要とされる条件
のものには適用できる。
第１図はこの発明に係る表示制御装置の一実施例の要部
を示す回路図、 第２図は第１図に示した装置の動作例を示すタイミング
チャート、 第３図はこの発明に係る表示制御装置の使用例を示すブ
ロック回路図、 第４図はこの発明の別の実施例を示す回路図、 第５図は第４図に示した装置の一部分における動作状態
を示すタイミングチャートである。 １０，１０Ａ，１０Ｂ……表示制御装置（ＣＲＴＣ）、
１２……インターレース制御回路、１４……パルス切出
し回路、１６……端子切換回路、２０……アドレス発生
回路、３０，３０Ａ，３０Ｂ……記憶装置（リフレッシ
ュメモリあるいはＶＲＡＭ）、３２，３２Ａ，３２Ｂ…
…パラレル−シリアル変換回路（Ｐ／Ｓ変換回路）、４
０……ビデオコントローラ、５０……ＣＲＴ表示装置、
６０……独立の同期信号系を持つ飛越し走査方式の表示
システム（テレビシステム）、６２……位相差検出回
路、６４……基本クロック発生回路、１００……コンピ
ュータシステム、ＡＢ……アドレスバス、ＤＢ……デー
タバス、Ｃ０……アクセスタイミング検出カウンタ、Ｃ
１……第１走査カウンタ、Ｃ２……第２の走査カウン
タ、ＣＰ０，ＣＰ１，ＣＰ２……データ比較回路、Ｇ
１，Ｇ１１……ＡＮＤゲート、Ｄ０……アクセスタイミ
ング検出カウンタのカウント内容、Ｄ１……第１の走査
カウンタのカウント内容、Ｄ２……第２の走査カウンタ
のカウント内容、Ｒ０，Ｒ１，Ｒ２……比較基準値、Ｒ
４……切換制御信号、Ａｄ……アドレスデータ、ＣＥ…
…アクセス制御信号、Ｈｓ，Ｈｓｔ……水平同期信号、
Ｖｓ，Ｖｓｔ……垂直同期信号、Ｅｘ……外部同期信
号、φ……基本クロック、Ｓａ，Ｓｂ，Ｓａｂ……画像
信号、Ｔａ……アクセス周期、Ｔｈ……水平同期周期、
Ｔｖ……フィールド期間、Ｔｓ……外部同期信号の周
期、ＣＲ……クリアー信号。
を示す回路図、 第２図は第１図に示した装置の動作例を示すタイミング
チャート、 第３図はこの発明に係る表示制御装置の使用例を示すブ
ロック回路図、 第４図はこの発明の別の実施例を示す回路図、 第５図は第４図に示した装置の一部分における動作状態
を示すタイミングチャートである。 １０，１０Ａ，１０Ｂ……表示制御装置（ＣＲＴＣ）、
１２……インターレース制御回路、１４……パルス切出
し回路、１６……端子切換回路、２０……アドレス発生
回路、３０，３０Ａ，３０Ｂ……記憶装置（リフレッシ
ュメモリあるいはＶＲＡＭ）、３２，３２Ａ，３２Ｂ…
…パラレル−シリアル変換回路（Ｐ／Ｓ変換回路）、４
０……ビデオコントローラ、５０……ＣＲＴ表示装置、
６０……独立の同期信号系を持つ飛越し走査方式の表示
システム（テレビシステム）、６２……位相差検出回
路、６４……基本クロック発生回路、１００……コンピ
ュータシステム、ＡＢ……アドレスバス、ＤＢ……デー
タバス、Ｃ０……アクセスタイミング検出カウンタ、Ｃ
１……第１走査カウンタ、Ｃ２……第２の走査カウン
タ、ＣＰ０，ＣＰ１，ＣＰ２……データ比較回路、Ｇ
１，Ｇ１１……ＡＮＤゲート、Ｄ０……アクセスタイミ
ング検出カウンタのカウント内容、Ｄ１……第１の走査
カウンタのカウント内容、Ｄ２……第２の走査カウンタ
のカウント内容、Ｒ０，Ｒ１，Ｒ２……比較基準値、Ｒ
４……切換制御信号、Ａｄ……アドレスデータ、ＣＥ…
…アクセス制御信号、Ｈｓ，Ｈｓｔ……水平同期信号、
Ｖｓ，Ｖｓｔ……垂直同期信号、Ｅｘ……外部同期信
号、φ……基本クロック、Ｓａ，Ｓｂ，Ｓａｂ……画像
信号、Ｔａ……アクセス周期、Ｔｈ……水平同期周期、
Ｔｖ……フィールド期間、Ｔｓ……外部同期信号の周
期、ＣＲ……クリアー信号。
Claims (12)
- 【請求項１】表示装置とメモリと共に使われ、予め選択
されたタイミングに基づいて上記表示装置の複数の水平
走査線上に表示されるべき画像データを読み出すために
上記メモリをアクセスする表示制御装置であって、上記
表示制御装置は、 第１の基準値を示すための第１データと、第２の基準値
を示すための第２データと、内部モードまたは外部モー
ドの一方を示すための第３データとを格納するレジスタ
手段と、 周期的なパルス信号に応答して歩進される水平カウンタ
手段と、 上記水平カウンタ手段のカウント内容が、上記第１デー
タに一致したときに水平同期信号を出力するための第１
比較手段と、 上記水平同期信号に応答して歩進される垂直カウンタ手
段と、 上記垂直カウンタ手段のカウント内容が、上記第２デー
タに一致したときに垂直同期信号を出力するための第２
比較手段と、 上記水平および垂直カウンタ手段のカウント内容に基づ
いて上記メモリをアクセスするためのアドレス信号を発
生するアドレス発生手段と、 を有し、上記第３データが上記内部モードを示すとき、
上記水平カウンタ手段には上記第１比較手段からの上記
カウント内容と第１データとの一致を示す信号に基づい
て初期値が設定され、上記垂直カウント手段には上記第
２比較手段からの上記カウント内容と第２データとの一
致を示す信号に基づいて初期値が設定され、 上記第３データが上記外部モードを示すとき、上記水平
カウンタ手段および垂直カウンタ手段には外部からの信
号に従って上記初期値が設定されるように構成されてな
ることを特徴とする表示制御装置。 - 【請求項２】上記レジスタ手段は、上記第１データを格
納する第１のレジスタと、上記第２データを格納する第
２のレジスタと、上記第３データを格納する第３のレジ
スタとを有することを特徴とする特許請求の範囲第１項
記載の表示制御装置。 - 【請求項３】上記初期値は、０であることを特徴とする
特許請求の範囲第１項または第２項記載の表示制御装
置。 - 【請求項４】表示装置とメモリと共に使われ、予め選択
されたタイミングに基づいて上記表示装置の複数の水平
走査線上に表示されるべき画像データを読み出すために
上記メモリをアクセスする表示制御装置であって、上記
表示制御装置は、１つの半導体集積回路として構成さ
れ、かつ外部からの信号を受ける端子と、 第１の基準値を示すための第１データと、第２の基準値
を示すための第２データと、内部モードまたは外部モー
ドの一方を示すための第３データとを格納するレジスタ
手段と、 周期的なパルス信号に応答して歩進される水平カウンタ
手段と、 上記水平カウンタ手段のカウント内容が、上記第１デー
タに一致したときに水平同期信号を出力するための第１
比較手段と、 上記水平同期信号に応答して歩進される垂直カウンタ手
段と、 上記垂直カウンタ手段のカウント内容が、上記第２デー
タに一致したときに垂直同期信号を出力するための第２
比較手段と、 上記水平および垂直カウンタ手段のカウント内容に基づ
いて上記メモリをアクセスするためのアドレス信号を発
生するアドレス発生手段と、 を有し、上記第３データが上記内部モードを示すとき、
上記水平カウンタ手段には上記第１比較手段からの上記
カウント内容と第１データとの一致を示す信号に基づい
て初期値が設定され、上記垂直カウンタ手段には上記第
２比較手段からの上記カウント内容と第２データとの一
致を示す信号に基づいて初期値が設定され、 上記第３データが上記外部モードを示すとき、上記水平
カウンタ手段および垂直カウンタ手段には上記端子から
の信号に従って上記初期値が設定されるように構成され
てなることを特徴とする表示制御装置。 - 【請求項５】上記レジスタ手段は、上記第１データを格
納する第１のレジスタと、上記第２データを格納する第
２のレジスタと、上記第３データを格納する第３のレジ
スタとを有することを特徴とする特許請求の範囲第４項
記載の表示制御装置。 - 【請求項６】上記初期値は、０であることを特徴とする
特許請求の範囲第４項または第５項記載の表示制御装
置。 - 【請求項７】表示装置とメモリと共に使われ、予め選択
されたタイミングに基づいて上記表示装置の複数の水平
走査線上に表示されるべき画像データを読み出すために
上記メモリをアクセスする表示制御装置であって、上記
表示制御装置は、 第１の基準値を示すための第１データと、第２の基準値
を示すための第２データと、内部モードまたは外部モー
ドの一方を示すための第３データとを格納するレジスタ
手段と、 周期的なパルス信号に応答して歩進される水平カウンタ
手段と、 上記水平カウンタ手段のカウント内容が、上記第１デー
タに一致したときに水平同期信号を出力するための第１
比較手段と、 上記水平同期信号に応答して歩進される垂直カウンタ手
段と、 上記垂直カウンタ手段のカウント内容が、上記第２デー
タに一致したときに垂直同期信号を出力するための第２
比較手段と、 上記水平および垂直カウンタ手段のカウント内容に基づ
いて上記メモリをアクセスするためのアドレス信号を発
生するアドレス発生手段と、 上記第３データによる内部モードの指示に応答して上記
垂直同期信号に同期している信号を外部へ出力し、上記
第３データによる外部モードの指示に応答して外部から
の信号に従って上記水平および垂直カウンタ手段のカウ
ント内容を初期値に設定するための手段と を有し、上記第３データが上記内部モードを示すとき、
上記水平カウンタ手段には上記第１比較手段からの上記
カウント内容と第１データとの一致を示す信号に基づい
て初期値が設定され、上記垂直カウンタ手段には上記第
２比較手段からの上記カウント内容と第２データとの一
致を示す信号に基づいて初期値が設定されるように構成
されてなることを特徴とする表示制御装置。 - 【請求項８】上記レジスタ手段は、上記第１データを格
納する第１のレジスタと、上記第２データを格納する第
２のレジスタと、上記第３データを格納する第３のレジ
スタとを有することを特徴とする特許請求の範囲第７項
記載の表示制御装置。 - 【請求項９】上記初期値は、０であることを特徴とする
特許請求の範囲第７項または第８項記載の表示制御装
置。 - 【請求項１０】表示装置とメモリと共に使われ、予め選
択されたタイミングに基づいて上記表示装置の複数の水
平走査線上に表示されるべき画像データを読み出すため
に上記メモリをアクセスする表示制御装置であって、上
記表示制御装置は、１つの半導体集積回路として構成さ
れ、かつ外部からの信号を受ける端子と、 第１の基準値を示すための第１データと、第２の基準値
を示すための第２データと、内部モードまたは外部モー
ドの一方を示すための第３データとを格納するレジスタ
手段と、 周期的なパルス信号に応答して歩進される水平カウンタ
手段と、 上記水平カウンタ手段のカウント内容が、上記第１デー
タに一致したときに水平同期信号を出力するための第１
比較手段と、 上記水平同期信号に応答して歩進される垂直カウンタ手
段と、 上記垂直カウンタ手段のカウント内容が、上記第２デー
タに一致したときに垂直同期信号を出力するための第２
比較手段と、 上記水平および垂直カウンタ手段のカウント内容に基づ
いて上記メモリをアクセスするためのアドレス信号を発
生するアドレス発生手段と、 上記第３データによる内部モードの指示に応答して上記
垂直同期信号に同期している信号を外部へ出力し、上記
第３データによる外部モードの指示に応答して外部から
の信号に従って上記水平および垂直カウンタ手段のカウ
ント内容を初期値に設定するための手段と を有し、上記第３データが上記内部モードを示すとき、
上記水平カウンタ手段には上記第１比較手段からの上記
カウント内容と第１データとの一致を示す信号に基づい
て初期値が設定され、上記垂直カウンタ手段には上記第
２比較手段からの上記カウント内容と第２データとの一
致を示す信号に基づいて初期値が設定されるように構成
されてなることを特徴とする表示制御装置。 - 【請求項１１】上記レジスタ手段は、上記第１データを
格納する第１のレジスタと、上記第２データを格納する
第２のレジスタと、上記第３データを格納する第３のレ
ジスタとを有することを特徴とする特許請求の範囲第１
０項記載の表示制御装置。 - 【請求項１２】上記初期値は、０であることを特徴とす
る特許請求の範囲第１０項または第１１項記載の表示制
御装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243802A JPH0640256B2 (ja) | 1983-12-26 | 1983-12-26 | 表示制御装置 |
| KR1019840008345A KR920010445B1 (ko) | 1983-12-26 | 1984-12-25 | 표시 제어 장치 |
| US06/686,594 US4720708A (en) | 1983-12-26 | 1984-12-26 | Display control device |
| US07/144,279 US4904990A (en) | 1983-12-26 | 1988-01-15 | Display control device |
| KR1019930004400A KR930005808B1 (ko) | 1983-12-26 | 1993-03-22 | 화상 시스템 |
| KR1019930004399A KR930005811B1 (ko) | 1983-12-26 | 1993-03-22 | 표시제어장치 및 이를 집적화한 반도체 집적회로장치 |
| US08/309,411 US5606338A (en) | 1983-12-26 | 1994-09-20 | Display control device |
| US08/309,413 US5610622A (en) | 1983-12-26 | 1994-09-20 | Display control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243802A JPH0640256B2 (ja) | 1983-12-26 | 1983-12-26 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60135985A JPS60135985A (ja) | 1985-07-19 |
| JPH0640256B2 true JPH0640256B2 (ja) | 1994-05-25 |
Family
ID=17109158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243802A Expired - Lifetime JPH0640256B2 (ja) | 1983-12-26 | 1983-12-26 | 表示制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US4720708A (ja) |
| JP (1) | JPH0640256B2 (ja) |
| KR (1) | KR920010445B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
| FR2591774B1 (fr) * | 1985-11-06 | 1996-07-12 | Canon Kk | Systeme de fichier |
| GB8613153D0 (en) * | 1986-05-30 | 1986-07-02 | Int Computers Ltd | Data display apparatus |
| US5717440A (en) | 1986-10-06 | 1998-02-10 | Hitachi, Ltd. | Graphic processing having apparatus for outputting FIFO vacant information |
| US5258750A (en) * | 1989-09-21 | 1993-11-02 | New Media Graphics Corporation | Color synchronizer and windowing system for use in a video/graphics system |
| JP3015140B2 (ja) * | 1991-05-29 | 2000-03-06 | 株式会社日立製作所 | 表示制御装置 |
| WO1996014119A1 (en) * | 1994-11-04 | 1996-05-17 | Catapult Entertainment | Method and apparatus for loosely synchronizing closed free-running raster displays |
| EP0734011A3 (en) * | 1995-03-21 | 1999-01-20 | Sun Microsystems, Inc. | Field synchronization of independent frame buffers |
| US5808691A (en) * | 1995-12-12 | 1998-09-15 | Cirrus Logic, Inc. | Digital carrier synthesis synchronized to a reference signal that is asynchronous with respect to a digital sampling clock |
| US6195086B1 (en) * | 1996-09-12 | 2001-02-27 | Hearme | Method and apparatus for loosely synchronizing closed free running raster displays |
| US6057820A (en) * | 1996-10-21 | 2000-05-02 | Spatialight, Inc. | Apparatus and method for controlling contrast in a dot-matrix liquid crystal display |
| US6791518B2 (en) * | 1997-04-18 | 2004-09-14 | Fujitsu Display Technologies Corporation | Controller and control method for liquid-crystal display panel, and liquid-crystal display device |
| US6157395A (en) * | 1997-05-19 | 2000-12-05 | Hewlett-Packard Company | Synchronization of frame buffer swapping in multi-pipeline computer graphics display systems |
| US6122000A (en) * | 1997-06-03 | 2000-09-19 | Hewlett Packard Company | Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems |
| JP3558118B2 (ja) * | 1998-12-22 | 2004-08-25 | 関西日本電気株式会社 | 集積回路装置および平面表示装置 |
| JP4794756B2 (ja) * | 2001-06-13 | 2011-10-19 | ローム株式会社 | 表示駆動装置 |
| JP2003242178A (ja) * | 2002-02-20 | 2003-08-29 | Fuji Photo Film Co Ltd | フォルダ・アイコン表示制御装置 |
| WO2005065254A2 (en) * | 2003-12-31 | 2005-07-21 | Fci Americas Technology, Inc. | Electrical power contacts and connectors comprising same |
| US7724228B2 (en) * | 2004-11-29 | 2010-05-25 | Lg Display Co., Ltd. | Liquid crystal display device and driving method thereof |
| US20110043514A1 (en) * | 2009-08-24 | 2011-02-24 | ATI Technologies ULC. | Method and apparatus for multiple display synchronization |
| TWI489437B (zh) * | 2010-06-02 | 2015-06-21 | Novatek Microelectronics Corp | 驅動模組、驅動方法及液晶顯示裝置 |
| US8866825B2 (en) | 2010-12-15 | 2014-10-21 | Ati Technologies Ulc | Multiple display frame rendering method and apparatus |
| JP6133717B2 (ja) * | 2013-07-17 | 2017-05-24 | 株式会社三共 | 遊技機 |
| JP6133715B2 (ja) * | 2013-07-17 | 2017-05-24 | 株式会社三共 | 遊技機 |
| JP6133716B2 (ja) * | 2013-07-17 | 2017-05-24 | 株式会社三共 | 遊技機 |
| JP6133718B2 (ja) * | 2013-07-17 | 2017-05-24 | 株式会社三共 | 遊技機 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3898377A (en) * | 1973-11-23 | 1975-08-05 | Xerox Corp | Video mixer |
| JPS5399826A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Controller for data display |
| CA1065959A (fr) * | 1978-04-13 | 1979-11-06 | Hydro-Quebec | Balises incandescentes alimentees par un fil de garde |
| DE2915488C2 (de) * | 1979-04-17 | 1982-05-19 | Nixdorf Computer Ag, 4790 Paderborn | Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Anschlußstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex-Fernmeldenetzes |
| JPS5675784A (en) * | 1979-11-22 | 1981-06-23 | Toshiba Corp | Processor of video information |
| US4309700A (en) * | 1980-05-22 | 1982-01-05 | Technology Marketing, Inc. | Cathode ray tube controller |
| US4379293A (en) * | 1980-07-28 | 1983-04-05 | Honeywell Inc. | Transparent addressing for CRT controller |
| US4455554A (en) * | 1980-12-30 | 1984-06-19 | International Business Machines Corporation | Proportionality in minature displays |
| JPS6020755B2 (ja) * | 1980-12-26 | 1985-05-23 | 松下電器産業株式会社 | 画面表示装置 |
| JPS57135982A (en) * | 1981-02-13 | 1982-08-21 | Matsushita Electric Industrial Co Ltd | Indicator |
| US4425581A (en) * | 1981-04-17 | 1984-01-10 | Corporation For Public Broadcasting | System for overlaying a computer generated video signal on an NTSC video signal |
| US4495594A (en) * | 1981-07-01 | 1985-01-22 | International Business Machines Corporation | Synchronization of CRT controller chips |
| US4437093A (en) * | 1981-08-12 | 1984-03-13 | International Business Machines Corporation | Apparatus and method for scrolling text and graphic data in selected portions of a graphic display |
| JPS58208845A (ja) * | 1982-05-31 | 1983-12-05 | Toshiba Corp | 重ね合せ表示方式 |
| US4434420A (en) * | 1982-06-21 | 1984-02-28 | Motorola, Inc. | Interline spacing adjustment circuit in a scanning CRT visual display system |
| US4484187A (en) * | 1982-06-25 | 1984-11-20 | At&T Bell Laboratories | Video overlay system having interactive color addressing |
| CA1222063A (en) * | 1982-08-24 | 1987-05-19 | Haruki Ishimochi | Crt display control system |
| JPH0640256B2 (ja) * | 1983-12-26 | 1994-05-25 | 株式会社日立製作所 | 表示制御装置 |
| JPH05141929A (ja) * | 1991-11-18 | 1993-06-08 | Fuji Electric Co Ltd | 視覚装置 |
-
1983
- 1983-12-26 JP JP58243802A patent/JPH0640256B2/ja not_active Expired - Lifetime
-
1984
- 1984-12-25 KR KR1019840008345A patent/KR920010445B1/ko not_active Expired
- 1984-12-26 US US06/686,594 patent/US4720708A/en not_active Expired - Lifetime
-
1988
- 1988-01-15 US US07/144,279 patent/US4904990A/en not_active Expired - Lifetime
-
1994
- 1994-09-20 US US08/309,413 patent/US5610622A/en not_active Expired - Fee Related
- 1994-09-20 US US08/309,411 patent/US5606338A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR850004672A (ko) | 1985-07-25 |
| US5606338A (en) | 1997-02-25 |
| US4720708A (en) | 1988-01-19 |
| JPS60135985A (ja) | 1985-07-19 |
| US4904990A (en) | 1990-02-27 |
| US5610622A (en) | 1997-03-11 |
| KR920010445B1 (ko) | 1992-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010445B1 (ko) | 표시 제어 장치 | |
| US6181300B1 (en) | Display format conversion circuit with resynchronization of multiple display screens | |
| JP3419046B2 (ja) | 映像表示装置 | |
| US4952923A (en) | Display apparatus with image expanding capability | |
| US4748504A (en) | Video memory control apparatus | |
| JP6500198B2 (ja) | 遊技機 | |
| JP2570344B2 (ja) | 画像表示装置 | |
| US4581611A (en) | Character display system | |
| JP3423327B2 (ja) | 映像信号入出力装置 | |
| JPH0373897B2 (ja) | ||
| JP2557077B2 (ja) | 同期アクセス方式のキヤラクタ表示システム | |
| KR930005808B1 (ko) | 화상 시스템 | |
| JP3015140B2 (ja) | 表示制御装置 | |
| JPH0820860B2 (ja) | 表示制御システム | |
| GB2169176A (en) | Image display control device | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| JP2549378B2 (ja) | 同期制御装置 | |
| JPH0724853Y2 (ja) | 映像機器用複合同期信号発生回路 | |
| JP2658322B2 (ja) | 表示制御装置 | |
| KR930009803B1 (ko) | 고해상도 칼라그래픽 처리장치 | |
| JPH0345837B2 (ja) | ||
| JPH02187790A (ja) | 表示制御装置 | |
| JPH0321919B2 (ja) |