JPS6020772B2 - コンピユ−タにおけるプログラム書込装置 - Google Patents

コンピユ−タにおけるプログラム書込装置

Info

Publication number
JPS6020772B2
JPS6020772B2 JP52140178A JP14017877A JPS6020772B2 JP S6020772 B2 JPS6020772 B2 JP S6020772B2 JP 52140178 A JP52140178 A JP 52140178A JP 14017877 A JP14017877 A JP 14017877A JP S6020772 B2 JPS6020772 B2 JP S6020772B2
Authority
JP
Japan
Prior art keywords
memory
program
address
data
loading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52140178A
Other languages
English (en)
Other versions
JPS5472642A (en
Inventor
勇 横江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Koki KK
Original Assignee
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Koki KK filed Critical Toyoda Koki KK
Priority to JP52140178A priority Critical patent/JPS6020772B2/ja
Publication of JPS5472642A publication Critical patent/JPS5472642A/ja
Publication of JPS6020772B2 publication Critical patent/JPS6020772B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は紙テープ等の記録媒体に記録されたソースプロ
グラムをメモリ内の所定の記憶エリアに書き込むプログ
ラム書込装置、さらに詳しくは、ソースプログラムの書
き込みに先立ってメモリ内の記憶エリアの後部にロード
用プログラムをストアし、このストアされたロード用プ
ログラムに基づいて紙テープ等の記録媒体に記録された
ソースプログラムをメモリ内に書き込むようにしたプロ
グラム書込装置に関するもので、その目的とするところ
は、押ボタンスイッチ等の書込指令スイッチを押圧する
だけで自動的にソースプログラムの書き込みが行われる
ようにするとともに、メモリの記憶容量の大きさに関わ
らず、メモリの最後部にロード用プログラムを転送でき
るようにして、メモリの記憶容量の増減に対して何らの
操作なしに対応できるようにすることにある。
一般にミニコンピュータあるいはコアメモリを内蔵した
コンピュータタイプの数値制御装置では、運転に先立っ
てコァメモリ内にソースプログラムを書き込まなければ
ならないが、ソースプログラムは一般に非常に長く、手
動では短時間に管き込めないため、従来においては、ソ
ースプログラムをパンチしたソーステープと、このソー
ステープにパンチされたソースプログラムをテープリO
ーダを介して読み込み、メモリの所定のエリアに書き込
むためのロード用プログラムをパンチしたローダテ−プ
とを用意し次のようなステップで書き込みを行っていた
‘1’ ローダテープをテープリーダに装着する。
タ{2} ローダテープにパンチされたロード用プログ
ラムをメモリ内に読み込ませるために、メモリ内の所定
のエリアに1咳攻ステップから成るブートストラップロ
ード用のプログラムを手動で書き込む。‘31 このプ
ログラムのスタートアドレスをコンソールパネルのアド
レススイッチによりセットする。
‘4} この後、コンソールパネルのリセツトスイツチ
とスタートスイッチを順番に押圧する。
これにより、ブートストラツプロード用のプログラムが
スタートしローダテープにパンチされたロード用プログ
ラムがメモリ内の記憶エリアの最後部に書き込まれる。
■ ソーステープをテープリーダに装着する。
‘6} ロード用プログラムのスタートアドレスをコン
ソールパネルのアドレススイッチによりセットする。の
この後、コンソールパネルのリセツトスイツチとスタ
−トスィッチを順番に押圧する。
これによりロード用プログラムがスタートし、ソ−ステ
ープにパンチされたソースプログラムがメモリ内の所定
の記憶エリアに書き込まれる。このように、従来の方式
では、ソースプログラムを書き込むために、ブートスト
ラツブロード用のプログラムを手動で書き込む、紙テー
プにパンチされたロード用プログラムを読み込ませる等
の煩雑な準備操作が必要となる。このため、ソースプロ
グラムを書き込むのに手間がかかり、ソースプログラム
の書き込みを短時間で行うことができなかった。また、
このような方式では、ブートストラツプロード用のプロ
グラムを書き込んだり、プートストラツプロード用プロ
グラムおよびロード用プログラムのスタートアドレスを
セットするのに必ずコンソールパネルが必要となるが、
数値制御工作機械等に組み込まれるコンピュータタイプ
の数値制御装置のように専用機化されたコンピュータで
はコンソールパネルが省略されることがあり、このよう
なコンピュータでは、上記のような方法でソースプログ
ラムの書き込みを行うことはできない。一方、ブートス
トラップロード用のコ。
。グラムを記憶した不揮発性のメモリをコンピュータ内
部に設け、書き込み指令によってこの不揮発性メモ川こ
記憶されたブートストラップロード用のプログラムをメ
モリ内に転送するようにしたものも提案されており、こ
のものにおいてはブートストラップロード用のプログラ
ムを手動で書き込まなくてもよいため、ソースプログラ
ムを書き込むための準備操作は若干簡素化されるが、こ
のものにおいても、ロード用プログラムのスタートアド
レスのセット、ロード用プログラムの起動等の操作を行
わなければならないため、準備操作を完全になくすこと
ができないだけでなく、コンソールパネルのないコンピ
ュータではこのような方法も採用できない欠点を有して
いた。本発明はかかる点に鑑みてなされたもので、ロー
ド用プログラムを記憶するとともに、ロード用プログラ
ムをメモリの最後部に記憶するための記憶開始アドレス
データとロード用プログラムのスタートアドレスとをメ
モリの取りえる容量のそれぞれに対応して記憶した不揮
発性のメモリをコンピュータ内部に設けるとともに、押
ボタンスィッチ等から書込指令信号が発せられると、メ
モリの記憶容量の大きさを自動的に検出して記憶容量の
大きさに対応した記憶開始アドレスとスタートアドレス
のデータを選択して議出し、この選択的に論出した記憶
開始アドレス以後にロード用プログラムを転送するとと
もに、選択されたスタートアドレスから転送したロード
用プログラムの実行が開始されるようにしたことを特徴
とするものである。
以下本発明の実施例を図面に基づいて説明する。
第1図において10はソーステープで、このソーステー
プ10にはメモリ11に書き込むためのソースプログラ
ムがパンチされている。また、12はソーステープ10
を読み込むためのテープリーダで・、このテープリーダ
1 2はインターフェイス13を介して演算処理部14
に接続され、テープリーダ12によって読み込まれたソ
ーステープ10のデータが演算処理部14に与えられる
ようになっている。なお、前記メモリー1はコアメモリ
等の書き換え可能なメモ川こよって構成され、ソースプ
ログラムの長さに応じて巡W〜3がWの間で4KW単位
で容量を増減できるよになつている。15はロード用プ
ログラムを記憶する不揮発性のメモリで、P−ROM等
の半導体メモリが使用される。
ロード用プログラムは第2図に示すように98ステップ
のプログラムからなり、不揮発性メモリー 5の2疎電
池(8進)から151番地までのエリアに記憶されてい
る。なお、152番地にはロード用プログラムの終りを
示すオール0のデータが記憶されている。一方、不揮発
性メモリ15の0番地〜7番地にはメモリ11の容量に
応じた8個のアドレスデータが記憶されている。この8
個のアドレスデータは、ロード用プログラムを転送する
メモリー1内の記憶エリアの先頭番地を示すもので、メ
モリ1 1の最終アドレスから9窃番地前のアドレスデ
ータがメモリ11の容量に応じてプログラムされている
。したがって、メモリ11の記憶容量に応じたアドレス
データを読み出し、このアドレスデータで指定されたア
ドレスから順番にロード用プログラムのデータを転送す
るようにすれば、メモリー1の容量にかかわらず、ロー
ド用プログラムを記憶エリアの最後部に書き込むことが
できる。また、本実施例ではロード用プログラムが先頭
番地からスタートするように作られているため、ロード
用プログラムのスタートアドレスは特別に記憶されてお
らず、先頭番地のアドレスデータがスタートアドレスに
もなる。演算処理部14はメモリ11に書き込まれたロ
ード用プログラムおよびこのロード用プログラムによっ
て書き込まれたソースプログラムを実行するもので、メ
モリ11に記憶されているデータを1ワードずつ読み出
して実行するようになっている。
この演算処理部14は一例として、ィンデル社のマイク
ロプログラムコントロールユニット3001と複数のセ
ントラルプロセシングェレメント3002とから主に構
成されたもので、マイクロプログラムメモリ16に記憶
されているマイクロプログラムによって、メモリ11か
ら読み出されたプログラムを実行するようになっている
。なお、PC1,PC2,PC3は内部プログラムカウ
ンタを示し、PCIはメモリ11のアドレスを指定する
プログラムカウンタ、PC2はマイクロプログラムメモ
IJ16のアドレスを指定するプログラムカウンタ、P
C3は不揮発性メモリ15のアドレスを指定するカウン
タである。また、Rはアドレスデータを一時記憶するレ
ジスタである。前記マイクロプログラムメモリ16には
、メモリ11から読み出されるプログラムを実行するた
めに、多数のマイクロプログラムが記憶されている他、
メモリ11の容量の大きさをサーチして不揮発性メモリ
15に記憶されているロード用プログラムをメモリ11
の記憶エリアの最後部へ転送するためのマイクロプログ
ラムも記憶されている。このロード用プログラム転送用
のプログラムは第3図に示されており、ステップia〜
lc,11a〜11C.・….・・.・・・皿a〜価c
がメモリ1 1の容量の大きさを判別するメモリ容量判
別手段を構成し、ステップid,iid…………価dが
メモリ容量に応じた記憶開始アドレスとスタートアドレ
スを導出するアドレスデータ導出手段を構成し、ステッ
プix〜xivがロード用プログラムを転送するデータ
転送手段を構成し、ステップxv〜xwがプログラム開
始手段を構成する。そして、かかるマイクロプ。グラム
は、押ボタンスイッチLSが押圧され、デコーダ17か
ら書込指令を表わすデータが演算処理部14に与えられ
ると読み出しが開始されるようになっている。次に上記
マイクロプログラムによる演算処理部14の動作を第3
図に示すフローチャートに基づいて説明する。
今、押ボタンスイッチBが押圧され演算処理部14に書
込指令を表わすデータが与えられたものとすると、演算
処理部14は第3図にフローチャート化して示したマイ
クロプログラムの実行を開始する。第3図に示すフロー
チャートの内、ステップia,ib,ic,11a’l
ib,ijc…………皿a,価b,価cがメモリ1 1
の容量を判定するメモリ容量判定手段を構成し、ステッ
プid,iid・・・・・・・・・・・・価dが、判定
されたメモリ容量に対応する記憶開始アドレスをレジス
タRにセットするアドレスデータ設定手段を構成し、ス
テップix〜xivがoード用プログラムをレジスタR
に設定された記憶開始アドレス以後に転送する転送手段
である。以下各ステップでの動作を順に説明する。ステ
ップia〜icはメモリ1 1の記憶容量が32KWで
あるかどうかをテストするステップで、ステップiaで
はメモリ11のメモリアドレス7763母客地を選択し
、オール1のデータを書き込む。このメモリアドレスの
選択は、不揮発性メモリ15の零番地に記憶されている
データ77636をゲートGを介して読み込み、この読
み込んだデータ77636をプログラムカウンタPCI
にプリセットすることにより行われる。これに続くステ
ップibでは7763句蚤地に書き込まれたデータが読
み出され、ステップicで読み出されたデータがオール
1であるかどうかがテストされる。メモリー1の容量が
3松Wである場合にはオール1のデータが読み出される
が、メモIJ容量が2雛W以下である場合には7763
6番地に記憶エリアはなくオール0のデータが読み出さ
れる。オール1のデータが読み出された場合には、メモ
リー 1の容量が3つ恋Wであると判別され、ステップ
idへ移行する。また、オール0のデータが読み出され
た場合にはステップiiaへ移行する。ステップidへ
移行すると、不揮発性メモリ15から読み出されたデー
タ77636が、ロード用プログラムを書き込む記憶エ
リアの先頭番地としてレジスタRへ一時記憶される。一
方、ステップiiaへ移行すると、ステップiia〜i
icによって6763窃蚤地に記憶エリアがあるかどう
かがテストされ、メモリー1の容量が2雛Wであるかど
うかの判別が行われる。
そして、メモリー1が2雛Wである場合にはステップU
dによつて、アドレスデータ67636がレジスタRへ
一時記憶され、そうでない場合には次のステップへ移行
する。以下同様の動作がオール1のデータが書き込まれ
るようになるまで繰り返えされ、これによってメモリ1
1の記憶容量の大きさに応じたアドレスデータがレジス
タRへ記憶される。今、メモリー1の記憶容量が2靴W
であるものとすると、ステップiidでアドレスデータ
67636がレジスタRに記憶された後、ステップix
へ移行する。
ステップixからステップ×Mま不揮発性メモリー5の
2の蚤地から151番地までに記憶されているロード用
プログラムをメモリ11内の後部記憶エリアに転送する
ためのプログラムで、ステップixではプログラムカウ
ンタPC3に、不揮発性メモリ15の読み出し開始アド
レスとして20がストアされ、ステップ×ではしジスタ
Rに記憶されているアドレスデータがメモリ11の書き
込み開始アドレスとしてPCIへロードされる。このと
き、レジスタRには28KWのメモリ1 1に応じた記
憶エリアの先頭番地のアドレスデータ67636が記憶
されているため、このアドレスデータ67636がプロ
グラムカウンタPCIにロードされる。ステップxiに
なると、不揮発性メモリ15内のプログラムカゥンタP
C3で指定されたアドレスに記憶されているデータ、す
なわち不揮発性メモリー5に記憶されているロード用プ
ログラムの98ステップのうち2坊蚤地に記憶されてい
るプログラムが読み出される。
そして、ステップxiiでは読み出されたデータがオー
ル0かどうかによって、全てのロード用プログラムが転
送されたかどうかがテストされるが、不揮発性メモリ1
5の20番地にはロード用プログラムが記憶されている
ため、オール0ではなく、×iiiへ移行する。ステッ
プ×証になると、プログラムカウンタPCIによってメ
モリー 1の67636番地が指定され、この6763
6番地にステップxiで読み出された1ステップ分のロ
ード用プログラムが書き込まれる。そして、ステップx
ivになるとプログラムカウンタPC1,PC3がそれ
ぞれ歩進され、不揮発性メモリ15の読み出しアドレス
が21番地に変更され、メモリー1の書き込みアドレス
が67637に変更される。このようにして、プログラ
ムカウンタPC1,PC3の歩進が行われると、ステッ
プxiへ戻りプログラムカウンタPC3にて指定された
21番地のロード用プログラムが読み出され、ステップ
xiiiで読み出されたロード用プログラムがメモリ1
1の67637番地に書き込まれる。以下同様の動作が
繰り返えし行われ、不揮発性メモリ15に記憶されてい
るロード用プログラムがメモリ11に1ステップずつ転
送され、書き込みが行われる。不揮発性メモリ15に記
憶されているロード用プログラムの全てが転送され、1
52番地のオール0のデータが読み出されると、これが
ステップxiiによって判別される。これによって、ロ
ード用プログラムのメモリ11への書き込み動作を完了
しステップxvへ移行する。ステップ×vとステップx
のはロード用プログラムを自動的にスタートさせるため
のステップで、ステップxvではしジス夕Rに記憶され
ているアドレスデータ67636をロード用プログラム
のスタートアドレスとしてプ。
グラムカウンタPCIにロードする。この後、ステップ
xWになると、演算処理部14はマイクロプログラムメ
モリの所定の記憶エリアにジャンプし、メモリ11から
のプログラムの読み出しと実行を、マイクロプログラム
メモリ16に記憶されているマイクロプログラムに基づ
いて実行するようになる。これにより、メモリ1 1に
転送されたロード用プログラムがスタートアドレスから
順番に読み出され、実行されてゆく。
このようにしてロード用プログラムが実行されると、テ
ープリーダー2にインターフェイス13を介して信号が
与えられ、ソーステープ10にパンチされているソース
プログラムが順番に読み込まれる。そして、この読み込
まれたソースプログラムが、ソーステープ10の先頭に
パンチされているメモリアドレスのデータに応じてメモ
リ11内の所定の記憶エリアに書き込まれる。このよう
に、押ボタンスイッチLSを押圧することにより、不揮
発性メモリ15に記憶されているロード用プログラムが
自動的にメモリー1に転Z送され、ロード用プログラム
の転送が終るとロード用プログラムのスタートアドレス
が演算処理部のプログラムカウンタにプリセットされ、
ロード用プログラムがスタートされる。
したがって、作業者はソーステープをテープリーグ12
に装着して、押ボタンスイッチを押圧するだけで、ソー
スプ。グラムをメモリ11内に書き込むことができ、ソ
ースプログラムを読み込ませるための準備動作が全く不
要になる。なお、上記実施例においては、ロード用プロ
グラムが先頭番地からスタートするようになっていたた
め、メモリ11の記憶エリアを表わすアドレスデータと
ロード用プログラムをスタートさせるスタートアドレス
とが一致していたが、ロード用プログラムの先頭番地以
外からスタートするようになっている場合には先頭番地
のアドレスデータの外にスタートアドレスのデータも不
揮発性メモリ15に記憶させておき、このスタートアド
レスのデータを読み出してプログラムカウンタPCIに
セットするようにすればよい。
以上述べたように、本発明においては、押ボタンスイッ
チ等から書込指令信号が発せられると、メモリの記憶容
量の大きさを自動的に検出して記憶容量の大きさに対応
した記憶開始アドレスを選択して論出し、この選択的に
読出した記憶開始アドレス以後にロード用プログラムを
転送するように構成したので、外部から記憶開始アドレ
スを指定しなくても、ロード用プログラムを容量が段階
的に変更されるメモリの最後部に転送できる利点がある
。また、本発明においては、ロード用プログラムをメモ
リの最後部に記憶するための記憶開始アドレスをメモリ
の取りえる容量のそれぞれに対応して記憶した不揮発性
のメモリを設け、この不揮発性のメモリに記憶された記
憶開始アドレスに対し0てだけデータの書込みと読出し
を順次行ってメモリ容量を判定するようにしているので
、メモリが取り得る容量の数に等しい数のアドレスだけ
に対してデータの書込みと読出しを行なえばメモリの最
後部を判定することができ、メモリの0番地か夕ら全て
のアドレスに対してデータの書込みと読出しを行うもの
に比べ、メモリ最後部を極めて短時間に検出でき、ロー
ド用プログラムのロード時間を大幅に短縮できる利点が
ある。
【図面の簡単な説明】
0 第1図は本発明にかかるプログラム書き込み装置を
有するコンピュータを示すブロック図、第2図は第1図
における不揮発性メモリ15内の記憶状態を示すメモリ
マップ、第3図は第1図における演算処理部14の動作
を説明するためのフロー2タチヤートである。 10……ソーステープ、11……メモリ、12・・・・
・・テープリーダ、14・・・・・・演算処理部、15
・・・・・・不揮発性メモリ、16・・・・・・マイク
ロプログラムメモリ、ステップia,ib,ic〜側a
’皿30b,価c・・・・・・メモリ11の容量をテス
トするステップ、ステップix〜ステップxiv……ロ
ード用プログラムを転送するステップ、ステップxv,
xw…・・・ロード用プログラムをスタートさせるステ
ップ、偽・・…・押ボタンスイッチ、PCI〜PC33
5・・・・・・プログラムカウンタ。 矛?図 オと図 図 ぐへ 下

Claims (1)

    【特許請求の範囲】
  1. 1 記憶エリアの容量が段階的に増減されるメモリの最
    後部にロード用プログラムをストアし、このストアされ
    たロード用プログラムに基づいて紙テープ等の記録媒体
    に記録されたソースプログラムをメモリ内の所定の記憶
    エリアに書き込むプログラム書込装置であつて、ロード
    用プログラムを記憶するとともに、このロード用プログ
    ラムを前記メモリの最後部に記憶するための記憶開始ア
    ドレスを前記メモリの取りえる容量のそれぞれに対応し
    て記憶する不揮発性メモリと、押ボタンスイツチ等から
    発せられる書込指令信号によつて有効にされ前記不揮発
    性メモリに記憶された複数のアドレスに対してデータの
    書込みと読出しを順次行つてメモリの容量を判定するメ
    モリ容量判定手段と、このメモリ容量判定手段によつて
    判定されたメモリ容量に対応する記憶開始アドレスをレ
    ジスタにセツトするアドレスデータ設定手段と、前記不
    揮発性メモリに記憶されているロード用プログラムを前
    記レジスタに設定された記憶開始アドレス以後の記憶エ
    リアに転送するデータ転送手段とを設けたことを特徴と
    するコンピユータにおけるプログラム書込装置。
JP52140178A 1977-11-22 1977-11-22 コンピユ−タにおけるプログラム書込装置 Expired JPS6020772B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52140178A JPS6020772B2 (ja) 1977-11-22 1977-11-22 コンピユ−タにおけるプログラム書込装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52140178A JPS6020772B2 (ja) 1977-11-22 1977-11-22 コンピユ−タにおけるプログラム書込装置

Publications (2)

Publication Number Publication Date
JPS5472642A JPS5472642A (en) 1979-06-11
JPS6020772B2 true JPS6020772B2 (ja) 1985-05-23

Family

ID=15262698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52140178A Expired JPS6020772B2 (ja) 1977-11-22 1977-11-22 コンピユ−タにおけるプログラム書込装置

Country Status (1)

Country Link
JP (1) JPS6020772B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551572U (ja) * 1979-04-24 1980-01-08
JPS5616226A (en) * 1979-07-17 1981-02-17 Nec Corp System start system
JPS5616227A (en) * 1979-07-17 1981-02-17 Nec Corp System start system
JPS5621215A (en) * 1979-07-30 1981-02-27 Fujitsu Ltd Loading system
JPS5624625A (en) * 1979-08-03 1981-03-09 Hitachi Ltd Automatic initial program load system
JPS5875229A (ja) * 1981-10-28 1983-05-06 Nec Corp デ−タ処理装置のプ−トロ−ド方式
JPS58107931A (ja) * 1981-12-22 1983-06-27 Nec Corp Epromバツクアツプ方式
JPS61267847A (ja) * 1985-05-17 1986-11-27 Panafacom Ltd 初期プログラム設定方式

Also Published As

Publication number Publication date
JPS5472642A (en) 1979-06-11

Similar Documents

Publication Publication Date Title
TWI240203B (en) A device which updates firmware by a memory card
US3624616A (en) Dynamic allocation of multidimensional array memory space
JPS6020772B2 (ja) コンピユ−タにおけるプログラム書込装置
EP0062658A1 (en) STACKING REGISTER FOR DATA PROCESSOR.
JPS5853763B2 (ja) プログラムロ−ディング処理方式
JPS5931742B2 (ja) 磁気テ−プ記録再生方式
JPH0147811B2 (ja)
JP3130798B2 (ja) バス転送装置
JPH11513160A (ja) 反復探索実行方法
JPH0440725B2 (ja)
JPS5942332B2 (ja) プログラムロ−ド方式
KR960011685A (ko) 인터럽트 요구를 처리하기 위한 데이타 처리장치 및 방법
JP2009514073A (ja) 装置機能が相入れる制御チップを持つ記憶装置及びその製造方法
JPS60262251A (ja) マイクロプロセツサ開発支援装置
JP2961781B2 (ja) データ処理装置
JPS6046747B2 (ja) 初期プログラム読込方式
JPS6211746B2 (ja)
JPS6161139B2 (ja)
JP2527281Y2 (ja) Promプログラマ制御装置
JPS5852261B2 (ja) プログラム処理方式
JPH04256023A (ja) マイクロ命令実行方式
JPS62131360A (ja) デバイス識別方式
JPS6375848A (ja) デバツグ履歴記録方式
JPS63314660A (ja) キャッシュ試験方式
JPS6145270B2 (ja)