JPS60207946A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS60207946A JPS60207946A JP6487284A JP6487284A JPS60207946A JP S60207946 A JPS60207946 A JP S60207946A JP 6487284 A JP6487284 A JP 6487284A JP 6487284 A JP6487284 A JP 6487284A JP S60207946 A JPS60207946 A JP S60207946A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- command
- request
- communication connection
- connection adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明はデータ転送制御方式に関し、特に、互いに独立
な処理装置の間に通信連結アダプタをも装置 うり、これにより処理縁間のデータ転送制御を行なう方
式に関する。
な処理装置の間に通信連結アダプタをも装置 うり、これにより処理縁間のデータ転送制御を行なう方
式に関する。
（ロ）従来技術と問題点
一般に、独立の処理装置間でデータ転送を行なう場合、
肉処理装置間に通信連結アダプタをもうけ、データ転送
要求の発生した処理装置からの書込みコマンドまたは読
込みコマンドをこの通信連結アダプタ内に保持しておき
、その後、他方の処理装置からこれらのコマンドに応答
する形で読込みコマンドまたは書込みコマンドが送出さ
れてきたとき、通信連結アダプタが肉処理装置間のデー
タ転送を行なうような方式が採用されている。
肉処理装置間に通信連結アダプタをもうけ、データ転送
要求の発生した処理装置からの書込みコマンドまたは読
込みコマンドをこの通信連結アダプタ内に保持しておき
、その後、他方の処理装置からこれらのコマンドに応答
する形で読込みコマンドまたは書込みコマンドが送出さ
れてきたとき、通信連結アダプタが肉処理装置間のデー
タ転送を行なうような方式が採用されている。
ここで、従来例においては処理装置は、コマンドを発１
ｊするｉ’＋ｉｊに相手方処理装置へ割込／１要求（Ｒ
Ｑ）を送出し、この割込み要求（＋＜Ｑ）に対して相手
方処理装置が受付可の信号を送出してきた場合のみコマ
ンドを発行するようにしていた。そして、この割込み要
求（ＲＱ）の処理方法として従来、２通りの方法があっ
た。
ｊするｉ’＋ｉｊに相手方処理装置へ割込／１要求（Ｒ
Ｑ）を送出し、この割込み要求（＋＜Ｑ）に対して相手
方処理装置が受付可の信号を送出してきた場合のみコマ
ンドを発行するようにしていた。そして、この割込み要
求（ＲＱ）の処理方法として従来、２通りの方法があっ
た。
第１図は、第１の従来例を示す図であり、図中、ＣＩ）
Ｕｌ、ＣＰＵ２は処理装置、ＣＣＡば通信連結アダプタ
である。第１図の例は、双方の処理装置が書込み／読出
しのために割込み要求（ＲＱ）を発生できる方式を示し
ている。図は双方からの割込み要求（ＲＱ）が同時に通
信連結アダプタにてで受信された場合を示しており、こ
のときには通信連結アダプタは両方の割込み要求（ＲＱ
）を拒み、各処理装置に割込み要求（ＲＱ）を再発行さ
せる。そして、各処理装置においては、割込み要求（Ｒ
Ｑ）を再発行するまでの時間が異なるようにされている
。例えば、処理装置ｃＰＵ１は時間ｔ１だり待ら、処理
装置ＣＰＬＩ２は時間ｔ４だけ待つようにされている。
Ｕｌ、ＣＰＵ２は処理装置、ＣＣＡば通信連結アダプタ
である。第１図の例は、双方の処理装置が書込み／読出
しのために割込み要求（ＲＱ）を発生できる方式を示し
ている。図は双方からの割込み要求（ＲＱ）が同時に通
信連結アダプタにてで受信された場合を示しており、こ
のときには通信連結アダプタは両方の割込み要求（ＲＱ
）を拒み、各処理装置に割込み要求（ＲＱ）を再発行さ
せる。そして、各処理装置においては、割込み要求（Ｒ
Ｑ）を再発行するまでの時間が異なるようにされている
。例えば、処理装置ｃＰＵ１は時間ｔ１だり待ら、処理
装置ＣＰＬＩ２は時間ｔ４だけ待つようにされている。
ここで、１１＜１２とすれば、処理装置ＣＩ） Ｕ ｌ
からの割込め要求（ＲＱ）が先に再発出され、処理装置
ＣＩ） Ｕ ｌの割込みが受付けられることになる。
からの割込め要求（ＲＱ）が先に再発出され、処理装置
ＣＩ） Ｕ ｌの割込みが受付けられることになる。
各処理装置毎に異なるプログラムを作成しなければなら
ないという欠点が有る。
ないという欠点が有る。
さらにまた、割込み要求（ＲＱ）に対して相手処理装置
が受付可の信号（ＯＫ）を出してきζはじめてコマンド
を発行するようにしているので、実際にコマンドを出す
までに時間がかかるという問題点が有る。
が受付可の信号（ＯＫ）を出してきζはじめてコマンド
を発行するようにしているので、実際にコマンドを出す
までに時間がかかるという問題点が有る。
次に、第２図は、第２の従来例を示す図であり、図中、
ＣＰＵＩ（Ｍ＞はマスク側処理装置、ＣＰＵ２ （Ｓ）
はスレーブ側処理装置、ＣＣＡは通信連結アダプタであ
る。第２図の方式は、マスク側処理装置のみが割込み要
求（ＲＱ）を発出し、スレーブ側処理装置からのデータ
転送はマスク側処理装置から所定時間ごとにリード割込
み要求を発することで実行されるようにしたものである
。図中、実線のＷ −Ｄ Ａ ｉ” Ａはマスク側が書
込み命令を、スレーブ側が読込み命令を発行した場合で
あり、破線のＲ−Ｄ Ａ Ｔ Ａはマスク側が読込み命
令。
ＣＰＵＩ（Ｍ＞はマスク側処理装置、ＣＰＵ２ （Ｓ）
はスレーブ側処理装置、ＣＣＡは通信連結アダプタであ
る。第２図の方式は、マスク側処理装置のみが割込み要
求（ＲＱ）を発出し、スレーブ側処理装置からのデータ
転送はマスク側処理装置から所定時間ごとにリード割込
み要求を発することで実行されるようにしたものである
。図中、実線のＷ −Ｄ Ａ ｉ” Ａはマスク側が書
込み命令を、スレーブ側が読込み命令を発行した場合で
あり、破線のＲ−Ｄ Ａ Ｔ Ａはマスク側が読込み命
令。
１
スレーブ側０店込み命令を発行した場合である。
この第２図の従来例においても、割込み要求（ＲＱ）に
対して相手処理装置が受付可の信号（ＯＫ）を出してき
てはじめてコマンドを発行するようにしているので、実
際にコマンドを出すまでに時間がかかるという問題点ケ
有る。さらに、スレーブ側処理装置では、転送要求が生
じても相手方からのポーリング動作がなければ動作でき
ないため、データ転送が遅くなるという欠点が有る。さ
らにまた、マスク側とスレーブ側とでデータ転送のため
の処理手順が異なるため、処理装置毎に異なるプログラ
ムを作成しなければならないという問題点が有る。
対して相手処理装置が受付可の信号（ＯＫ）を出してき
てはじめてコマンドを発行するようにしているので、実
際にコマンドを出すまでに時間がかかるという問題点ケ
有る。さらに、スレーブ側処理装置では、転送要求が生
じても相手方からのポーリング動作がなければ動作でき
ないため、データ転送が遅くなるという欠点が有る。さ
らにまた、マスク側とスレーブ側とでデータ転送のため
の処理手順が異なるため、処理装置毎に異なるプログラ
ムを作成しなければならないという問題点が有る。
（ハ）発明の目的
本発明は、上記欠点を解決し、処理装置間のデータ転送
を効率よく行なえるようにすることを１」的とする。
を効率よく行なえるようにすることを１」的とする。
（ニ）発明の構成
上記目的を達成するために本発明は、第１の処理装置と
第２の処理装置の双方に接続される通信連結アダプタを
もうけ、該通信連結アダプタにより該第１の処理装置と
第２の処理装置の相互間のデータ転送を制御するデータ
転送制御方式において、一方の処理装置から他方の処理
装置への書込みリクエストを発生させるため上記一方の
処理装置から発行されるリクエスト機能イ１書込みコマ
ンドと、該リクエスト機能付き書込みコマンドに応答し
て上記他方の処理装置から発行される読込みコマンドと
、上記一方の処理装置から他方の処理装置への読込みリ
クエストを発生させるため上記一方の処理装置から発行
されるリクエスト機能付き読込みコマンドと、該リクエ
スト機能付き読込みコマンドに応答して上記他方の処理
装置から発行される書込みコマンドと、上記リクエスト
機能付き店込みコマンドまたはリクエスト機能付き読込
みコマンドに対して上記他方の処理装置が応答できない
場合当該他方の処理装置から発行される否定応答コマン
ドとを用意するとともに、上記通信連結アダプタ内に、
上記各種コマンドを格納するためのコマンドレジスタを
上記第１の処理装置と第２の処理装置に対応してそれぞ
れ独立にもうけ、上記通信連結アダプタは、上記一方の
処理装置から上記リクエスト機能付き書込みコマンドま
たはリクエスト機能付き読込みコマンドを受領したとき
当該コマンドを保持しておくとともに上記他方の処理装
置に書込みリクエストまたは読込みリクエストを送出し
、上記他方の処理装置は当該リクエストに対して応答可
能なときは上記読込みコマンドまたは書込みコマンドを
上記通信連結アダプタに送出し、上記通信連結アダプタ
をしてデータ転送を実行せしめ、一方、上記他方の処理
装置は当該リクエストに対して応答できないときは上記
否定応答コマンドと応答不可の理由を示すデータを上記
通信連結アダプタに送出し、上記通信連結アダプタをし
て当該応答不可の理由を示すデータの転送を実行せしめ
るよう構成したことを特徴とする。
第２の処理装置の双方に接続される通信連結アダプタを
もうけ、該通信連結アダプタにより該第１の処理装置と
第２の処理装置の相互間のデータ転送を制御するデータ
転送制御方式において、一方の処理装置から他方の処理
装置への書込みリクエストを発生させるため上記一方の
処理装置から発行されるリクエスト機能イ１書込みコマ
ンドと、該リクエスト機能付き書込みコマンドに応答し
て上記他方の処理装置から発行される読込みコマンドと
、上記一方の処理装置から他方の処理装置への読込みリ
クエストを発生させるため上記一方の処理装置から発行
されるリクエスト機能付き読込みコマンドと、該リクエ
スト機能付き読込みコマンドに応答して上記他方の処理
装置から発行される書込みコマンドと、上記リクエスト
機能付き店込みコマンドまたはリクエスト機能付き読込
みコマンドに対して上記他方の処理装置が応答できない
場合当該他方の処理装置から発行される否定応答コマン
ドとを用意するとともに、上記通信連結アダプタ内に、
上記各種コマンドを格納するためのコマンドレジスタを
上記第１の処理装置と第２の処理装置に対応してそれぞ
れ独立にもうけ、上記通信連結アダプタは、上記一方の
処理装置から上記リクエスト機能付き書込みコマンドま
たはリクエスト機能付き読込みコマンドを受領したとき
当該コマンドを保持しておくとともに上記他方の処理装
置に書込みリクエストまたは読込みリクエストを送出し
、上記他方の処理装置は当該リクエストに対して応答可
能なときは上記読込みコマンドまたは書込みコマンドを
上記通信連結アダプタに送出し、上記通信連結アダプタ
をしてデータ転送を実行せしめ、一方、上記他方の処理
装置は当該リクエストに対して応答できないときは上記
否定応答コマンドと応答不可の理由を示すデータを上記
通信連結アダプタに送出し、上記通信連結アダプタをし
て当該応答不可の理由を示すデータの転送を実行せしめ
るよう構成したことを特徴とする。
（ボ）発明の実施例
以下、図面により本発明を説明する。
第３図は、本発明による１実施例の動作シーケンスをボ
ず図であり、図中、ＣＩ）Ｕｌ、ＣＩ）Ｕ２は処理装置
、ＣＣＡは通信連結７ダブタ、Ｗ−）ＲＱはリクエスト
機能イ」き書込みコマンド、ＲＱ（Ｗ）は店込み割込み
要求、Ｒは読込みコマンド。
ず図であり、図中、ＣＩ）Ｕｌ、ＣＩ）Ｕ２は処理装置
、ＣＣＡは通信連結７ダブタ、Ｗ−）ＲＱはリクエスト
機能イ」き書込みコマンド、ＲＱ（Ｗ）は店込み割込み
要求、Ｒは読込みコマンド。
Ｄ Ａ ＴＡは転送データ、Ｎ−Ｎ−１）は否定応答コ
マンド、１！、ＮＤは終了要求、Ｎ−ＤＮＡ陽は応答不
可の理由を示すデータである。
マンド、１！、ＮＤは終了要求、Ｎ−ＤＮＡ陽は応答不
可の理由を示すデータである。
第１図において、まず、処理装置ＣＩ） Ｕ １がリク
エスト機能イ」き書込みコマンドＷ＋ＲＱを通信連結−
ｊダプタ゛ＣＣへへ送出すると、１ｌｒｌ信連結アダプ
タＣＣＡは当該コマンドを自装置内に保持しておくとと
もに、処理装置ＣＰｔＪ２に対して書込み割込み要求Ｒ
Ｑ（Ｗ）を送出する。処理装置ＣＰＵ２におい−Ｃ，割
込み受付可であれば、処理装置ＣＩ）Ｕ２は読込みコマ
ンドＲを通信連結°１ダプクＣＣ八に送出する。１ｉｒ
Ｉ信連ｌｌＩ！ｉアダプタＣＣΔでは、一方が店込み系
のコマンドであり、他方が読込み系のコマンドであるこ
とを確認した後、データ転送動作を行なう。
エスト機能イ」き書込みコマンドＷ＋ＲＱを通信連結−
ｊダプタ゛ＣＣへへ送出すると、１ｌｒｌ信連結アダプ
タＣＣＡは当該コマンドを自装置内に保持しておくとと
もに、処理装置ＣＰｔＪ２に対して書込み割込み要求Ｒ
Ｑ（Ｗ）を送出する。処理装置ＣＰＵ２におい−Ｃ，割
込み受付可であれば、処理装置ＣＩ）Ｕ２は読込みコマ
ンドＲを通信連結°１ダプクＣＣ八に送出する。１ｉｒ
Ｉ信連ｌｌＩ！ｉアダプタＣＣΔでは、一方が店込み系
のコマンドであり、他方が読込み系のコマンドであるこ
とを確認した後、データ転送動作を行なう。
次に例えば、処理装置ｃＰＵ２からのリクエスト機能（
＝Ｊき店込みコマンドＷ ＋ ＲＱを受信して、相手処
理装置ＣＰＵＩへ宿込み割込み要求ＲＱ（Ｗ）を送出し
たとき、相手処理装置１ｉｃＰＵ１から否定応答コマン
ドＮ−ＤＭＡを受（６したとき、通信連結アダプタＯＣ
Ａは、処理装置ＣＰＵ２から処理装置ＣＰＵＩへのデー
タ転送を行なうことなく、処理装置２へ終了要求ＥＮＤ
を送出する。そしてその後、通信連結アダプタＣＣＡは
、処理装置ＣＰＵＩ内の指定されたメモリ領域から応答
不可の理由を示ずデータＮ−ＤＭＡＴｈ （バンファフ
ル情報、ハードエラー情報１回線エラー情報、ソフトエ
ラー１ｎ報、その他）を続出して、処理装置２へ転送す
る。
＝Ｊき店込みコマンドＷ ＋ ＲＱを受信して、相手処
理装置ＣＰＵＩへ宿込み割込み要求ＲＱ（Ｗ）を送出し
たとき、相手処理装置１ｉｃＰＵ１から否定応答コマン
ドＮ−ＤＭＡを受（６したとき、通信連結アダプタＯＣ
Ａは、処理装置ＣＰＵ２から処理装置ＣＰＵＩへのデー
タ転送を行なうことなく、処理装置２へ終了要求ＥＮＤ
を送出する。そしてその後、通信連結アダプタＣＣＡは
、処理装置ＣＰＵＩ内の指定されたメモリ領域から応答
不可の理由を示ずデータＮ−ＤＭＡＴｈ （バンファフ
ル情報、ハードエラー情報１回線エラー情報、ソフトエ
ラー１ｎ報、その他）を続出して、処理装置２へ転送す
る。
第３図の例は、リクエスト機１ｊシ付き書込みコマンド
Ｗ ４− ＲＱの使用例であるが、リクエスト機能付読
込みコマンドＲ＋ＲＱの場合も同様にして動結アダプタ
ＣＣΔへ送出すると、通信連結゛ｒダプタＣＣＡは当該
コマンドを自装置内に保持しておくとともに、処理装置
ＣＰｔＪ２に対して読込み割込み要求ＲＱ（Ｒ）を送出
する。処理装置ＣＰＵ２において、割込み受付可であれ
ば、処理装ＨｃＰＵ２は刊込みコマンｌ’Ｗを通信連結
アダプタＣＣΔに送出する。通信連結アダプタＣＣへで
は、一方がｌｅｅ込み系コマンドであり、他力か書込Ｊ
ｊ４Ｊマントであることを確認した後、データ転送を行
なう。この場合、第３図図示の例とは逆向きにＩｌ伝送
データＤ Ａ ｉ’ Ａが流れる。
Ｗ ４− ＲＱの使用例であるが、リクエスト機能付読
込みコマンドＲ＋ＲＱの場合も同様にして動結アダプタ
ＣＣΔへ送出すると、通信連結゛ｒダプタＣＣＡは当該
コマンドを自装置内に保持しておくとともに、処理装置
ＣＰｔＪ２に対して読込み割込み要求ＲＱ（Ｒ）を送出
する。処理装置ＣＰＵ２において、割込み受付可であれ
ば、処理装ＨｃＰＵ２は刊込みコマンｌ’Ｗを通信連結
アダプタＣＣΔに送出する。通信連結アダプタＣＣへで
は、一方がｌｅｅ込み系コマンドであり、他力か書込Ｊ
ｊ４Ｊマントであることを確認した後、データ転送を行
なう。この場合、第３図図示の例とは逆向きにＩｌ伝送
データＤ Ａ ｉ’ Ａが流れる。
以上のように、本発明におい′Ｃは、割込み要求がコマ
ンドとともに通信連結アダプタに送出される形式をとり
、かつ割込まれた処理装置では直ちに対応するコマンド
を発行するようにしているので、データ転送に到るまで
の時間が大幅に短縮される。
ンドとともに通信連結アダプタに送出される形式をとり
、かつ割込まれた処理装置では直ちに対応するコマンド
を発行するようにしているので、データ転送に到るまで
の時間が大幅に短縮される。
第４図は本発明による１実施例の通信連結アダプタのブ
ロック図を示し、図中、１は通信連結アダプタＣＣΔ、
２，３は処理装置ＣＰＵ１．ＣＰＵ２，４．５はメモリ
、６．７は共通ハス、８はマイク１」プロセッサ、９．
１０は’Ｊｌ込み遍制御回路。
ロック図を示し、図中、１は通信連結アダプタＣＣΔ、
２，３は処理装置ＣＰＵ１．ＣＰＵ２，４．５はメモリ
、６．７は共通ハス、８はマイク１」プロセッサ、９．
１０は’Ｊｌ込み遍制御回路。
１１は内部ハス、１２はマイクロプロセッサ８のための
プログラム等を格納する内部メモリ、１３゜１４は命令
レジスタＣＭＲＩ、ＣＭＲ２，１，５゜１６は転送開始
アドレスを示すメモリアドレスレジスタＭＡＲＩ、ＭＡ
Ｒ２，１７，１８は転送バイト数を保持するハイドカウ
ントレジスタＢ ＣＲ１，１３ｃＲ２，１９，２０はデ
ータ転送終了ステータス情報／応答拒否理由情報を保持
するエントリバッファレジスタＩＥＢＲＩ、Ｅ１３Ｒ２
，２１はデータバッファ、２２はデータバッファ２１に
おけるデータの転送方向を指示する情報を保持するレジ
スタ１３Ｆｃ：”ＦＲ，２３，２４はデータ送出バッフ
ァゲートである。
プログラム等を格納する内部メモリ、１３゜１４は命令
レジスタＣＭＲＩ、ＣＭＲ２，１，５゜１６は転送開始
アドレスを示すメモリアドレスレジスタＭＡＲＩ、ＭＡ
Ｒ２，１７，１８は転送バイト数を保持するハイドカウ
ントレジスタＢ ＣＲ１，１３ｃＲ２，１９，２０はデ
ータ転送終了ステータス情報／応答拒否理由情報を保持
するエントリバッファレジスタＩＥＢＲＩ、Ｅ１３Ｒ２
，２１はデータバッファ、２２はデータバッファ２１に
おけるデータの転送方向を指示する情報を保持するレジ
スタ１３Ｆｃ：”ＦＲ，２３，２４はデータ送出バッフ
ァゲートである。
以下、第３図の動作シーケンスに合わせて、第４図の実
施例の動作について説明する。
施例の動作について説明する。
■ まず、処理装置ＣＰｔＪｌからのリクエスト機能付
き書込みコマンドが命令レジスタＣＭＲＩにセットされ
る。さらに、メモリ４における転送開始アドレスがメモ
リアドレスレジスタＭＡＲＩに七ソＩ・され、転送ハイ
ド数がノ＼イトカウントレジスタ ■ 命令レジスタＣＭＲＩにコマンドがセットされるこ
とにより、マイクロプロセツサ８に割込みがかけられる
。マイクロプロセッサ８は、命令レジスタＣＭＲ １の
内容を解析し、リクエスト機能付き書込みコマンドであ
ることを識別すると、割込み制御回路ＩＯを介し′ζ、
処理装置Ｃ ｌ） Ｕ ２に書込み割込め要求ＲＱ（Ｗ
）を送出する。
き書込みコマンドが命令レジスタＣＭＲＩにセットされ
る。さらに、メモリ４における転送開始アドレスがメモ
リアドレスレジスタＭＡＲＩに七ソＩ・され、転送ハイ
ド数がノ＼イトカウントレジスタ ■ 命令レジスタＣＭＲＩにコマンドがセットされるこ
とにより、マイクロプロセツサ８に割込みがかけられる
。マイクロプロセッサ８は、命令レジスタＣＭＲ １の
内容を解析し、リクエスト機能付き書込みコマンドであ
ることを識別すると、割込み制御回路ＩＯを介し′ζ、
処理装置Ｃ ｌ） Ｕ ２に書込み割込め要求ＲＱ（Ｗ
）を送出する。
■ 処理装置ＣＰＵ２は、割込み受付可であれば、読込
みコマンド′Ｒを命令レジスタＣＭＲ２にセ・ノドする
。さらに、メモリ５におりる転送開始アドレスをメモリ
アドレスレジスタＭＡＲ２にセットする。また、ハイド
カウントレジスタＢ Ｃ Ｒ １の内容がハイドカウン
トレジスタＢＣＲ２にセ・ノしされる。
みコマンド′Ｒを命令レジスタＣＭＲ２にセ・ノドする
。さらに、メモリ５におりる転送開始アドレスをメモリ
アドレスレジスタＭＡＲ２にセットする。また、ハイド
カウントレジスタＢ Ｃ Ｒ １の内容がハイドカウン
トレジスタＢＣＲ２にセ・ノしされる。
■ マイクロプロセッサ８は、メモリ”？ドレスレジス
タＭＡＲＩおよびハイドカウントレジスタＢＣＲ１の内
容にもとづいて、メモリ４から順次、データを読出し、
データバッファ２１に格納し°ζいく。
タＭＡＲＩおよびハイドカウントレジスタＢＣＲ１の内
容にもとづいて、メモリ４から順次、データを読出し、
データバッファ２１に格納し°ζいく。
一方、マイクロプロセッサ８は同時に、メモ１ノアドレ
スレジスタＭΔＲ２およびバイトカラン］・レジスタＢ
Ｃ Ｒ ２の内容にもとづいて、デーツノ１フフア２
１から順次、データを読出し、メモリ５に格納し一ζい
く。
スレジスタＭΔＲ２およびバイトカラン］・レジスタＢ
Ｃ Ｒ ２の内容にもとづいて、デーツノ１フフア２
１から順次、データを読出し、メモリ５に格納し一ζい
く。
■ 次に、処理装置ｃｐｕ４からリクエスト槻ｆ１ヒ伺
き店込みコマンドＷ ＋ Ｒ Ｑが命令レジスタＣＭＲ
２にセントされ、メモリ５における転送開始アドレスが
メモリアドレスレジスタＭＡＲ２にセットされ、転送バ
イト数がバイトカウントレジスタＢ Ｃ Ｒ ２にセン
トされると、上記■と同様に、マイクロプロセッサ８に
割込みがかしＪられる。マイクロプロセッサ８は、命令
レジスタＣＭＲ２の内容を解ＩＪ１シ、リクエスト機能
付き書込みコマンドであることを識別゛３°ると、割込
めｉｌ＋制御回路９を介して、処理装置Ｃ Ｉ） Ｕ
１に１込め割込み要求ＲＱ（Ｗ）を送出する。
き店込みコマンドＷ ＋ Ｒ Ｑが命令レジスタＣＭＲ
２にセントされ、メモリ５における転送開始アドレスが
メモリアドレスレジスタＭＡＲ２にセットされ、転送バ
イト数がバイトカウントレジスタＢ Ｃ Ｒ ２にセン
トされると、上記■と同様に、マイクロプロセッサ８に
割込みがかしＪられる。マイクロプロセッサ８は、命令
レジスタＣＭＲ２の内容を解ＩＪ１シ、リクエスト機能
付き書込みコマンドであることを識別゛３°ると、割込
めｉｌ＋制御回路９を介して、処理装置Ｃ Ｉ） Ｕ
１に１込め割込み要求ＲＱ（Ｗ）を送出する。
■ このとき、処理装置ｃｐｕｉにおいて、割込み受４
＝Ｊけ不１１Ｊであれば、処理装置ＣＰＵ ｌは、否定
応答コマン）’ Ｎ −Ｄ Ｍ Ａを命令レジスタＣＭ
Ｒ１にセットする。マイクロプロセツサ８は、否定応答
コマンドＮ−ＤＭＡを識別すると、割込み制御回路１０
を介して、処理装置ＣＩ） Ｕ ２へ終了要求ＥＮＤを
送出する。
＝Ｊけ不１１Ｊであれば、処理装置ＣＰＵ ｌは、否定
応答コマン）’ Ｎ −Ｄ Ｍ Ａを命令レジスタＣＭ
Ｒ１にセットする。マイクロプロセツサ８は、否定応答
コマンドＮ−ＤＭＡを識別すると、割込み制御回路１０
を介して、処理装置ＣＩ） Ｕ ２へ終了要求ＥＮＤを
送出する。
さらに、処理装置ＣＰＵＩからの応答不可の理由を示す
データＮ−ＤＭＡＩがエントリバッファレジスタＥ Ｂ
Ｒ１にセントされる。この情報はさらにエントリバッ
ファレジスタＥ Ｂ Ｒ２にセットされ、ＣＰＬＪ２へ
通知される。
データＮ−ＤＭＡＩがエントリバッファレジスタＥ Ｂ
Ｒ１にセントされる。この情報はさらにエントリバッ
ファレジスタＥ Ｂ Ｒ２にセットされ、ＣＰＬＪ２へ
通知される。
次に、第５図は、処理装置ＣＰＬＩＩとＣＰＵ２の双方
から同時にリクエスト（ＲＱ）があった場合の動作シー
ケンスの１例を示す図である。この場合、一方の処理装
置（図示の例ではＣＩ） Ｕ １ ）からのリクエスト
（ＲＱ）はキャンセルされ、コ亥処理装置に終了要求Ｅ
ＮＤおよび盲、込み割込み要求ＲＱ（Ｗ）が送出される
。以後の動作は第３図の場合と同様である。
から同時にリクエスト（ＲＱ）があった場合の動作シー
ケンスの１例を示す図である。この場合、一方の処理装
置（図示の例ではＣＩ） Ｕ １ ）からのリクエスト
（ＲＱ）はキャンセルされ、コ亥処理装置に終了要求Ｅ
ＮＤおよび盲、込み割込み要求ＲＱ（Ｗ）が送出される
。以後の動作は第３図の場合と同様である。
なお、第４図では図示を省略したが、通信連結アダプタ
ＣＣＡ内には、両方の処理装置からのリフニスト（ＲＱ
）の衝突を検出するための衝突検出レジスタ、およびＲ
Ｑ （Ｗ） 、ｌシＱ（Ｒ）を相手処理装置へ送出する
ための通知リクエストレジスタがもうけられている。
ＣＣＡ内には、両方の処理装置からのリフニスト（ＲＱ
）の衝突を検出するための衝突検出レジスタ、およびＲ
Ｑ （Ｗ） 、ｌシＱ（Ｒ）を相手処理装置へ送出する
ための通知リクエストレジスタがもうけられている。
（へ）発明の効果
本発明によれば、２つの処理装置のプログラムを同一の
ものとすることが可能となり、かつ、データ転送要求を
出してから実際にデータ転送が開始されるまでの時間が
短縮され、経済性および性能の向上をもたらすことがで
きる。
ものとすることが可能となり、かつ、データ転送要求を
出してから実際にデータ転送が開始されるまでの時間が
短縮され、経済性および性能の向上をもたらすことがで
きる。
第１図は従来の処理装置間データ転送シーケンスの１例
を示す図、第２図は従来の処理装置間データ転送シーケ
ンスの他の１例をボず図、第３図は本発明による１実施
例の動作シーケンスを示す図、第４図は本発明による１
実施例の通信連結アダプタのブロック図、第５図は２つ
の処理装置から同時にリクエストがあった場合の動作シ
ーケンスの１例を示す図である。 第４図において、■は通信連結アダプタ、２゜３は処理
装置、４，５はメモリ、８はマイクｌ：１ゾロセツサ、
９．１０は割込み制御回路、１３．１４は命令レジスタ
、２１はデータバッファである。 〔ＣＰｌ、／ｌ〕 〔ＣＰｔ／ど〕 （ｃｃＡ） 茸１０ 滓 ？ 囚
を示す図、第２図は従来の処理装置間データ転送シーケ
ンスの他の１例をボず図、第３図は本発明による１実施
例の動作シーケンスを示す図、第４図は本発明による１
実施例の通信連結アダプタのブロック図、第５図は２つ
の処理装置から同時にリクエストがあった場合の動作シ
ーケンスの１例を示す図である。 第４図において、■は通信連結アダプタ、２゜３は処理
装置、４，５はメモリ、８はマイクｌ：１ゾロセツサ、
９．１０は割込み制御回路、１３．１４は命令レジスタ
、２１はデータバッファである。 〔ＣＰｌ、／ｌ〕 〔ＣＰｔ／ど〕 （ｃｃＡ） 茸１０ 滓 ？ 囚
Claims (1)
- 第１の処理装置と第２の処理装置の双方に接続される通
信連結アダプタをもうけ、該通信連結アダプタにより該
第１の処理装置と第２の処理装置の相互間のデータ転送
を制御するデータ転送制御方式において、一方の処理装
置から他方の処理装置への刊込みリクエストを発生させ
るため上記一方の処理装置から発行されるリクエスト機
能付書込みコマンドと、該リクエスト機能イ」き書込み
コマンドに応答して上記他方の処理装置から発行される
読込みコマンドと、上記一方の処理装置から他方の処理
装置への読込みリクエストを発生させるため上記一方の
処理装置から発行されるリクエスト機能（（Ｊき読込み
コマンドと、該リクエスト機能例き読込みコマンドに応
答して上記他方の処理装置から発行される書込みコマン
ｌ′と、上記リクエスト機能付き居込みコマンドまたは
リクエスト機能付き読込みコマンドに対して上記他方の
処理装置が応答できない場合当該他方の処理装置から発
行される否定応答コマンドとを用意するとともに、上記
通信連結アダプタ内に、上記各種コマンドを格納するた
めのコマンドレジスタを上記第１の処理装置と第２の処
理装置に対応してそれぞれ独立にもうけ、上記通信連結
アダプタは、上記一方の処理装置から上記リクエスト機
能付き書込みコマンドまたはリクエスト機能付き読込み
コマンドを受領したとき当該コマンドを（Ｘ持しておく
とともに上記他方の処理装置に書込みリクエストまたは
読込みリクエストを送出し、」１記他方の処理装置は当
該リクエストに対して応答可能なときは上記読込みコマ
ンドまたは書込みコマンドを上記通信連結アダプタに送
出し、上記通信連結“７ダブタをしてデータ転送を実行
せしめ、一方、上記他方の処理装置は当該リクエストに
対して応答できないときは上記否定応答コマンドと応答
不可の理由を示すデータを上記通信連結゛７ダブタを送
出し、上記通信連結アダプタをして当該応答率ｉ＝Ｊの
理由を示Ｊデータの転送を実行−ｕしめるよう構成した
ごとを特徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6487284A JPS60207946A (ja) | 1984-03-30 | 1984-03-30 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6487284A JPS60207946A (ja) | 1984-03-30 | 1984-03-30 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60207946A true JPS60207946A (ja) | 1985-10-19 |
Family
ID=13270653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6487284A Pending JPS60207946A (ja) | 1984-03-30 | 1984-03-30 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60207946A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5316549A (en) * | 1976-07-30 | 1978-02-15 | Hitachi Ltd | Data exchange control system |
| JPS5373933A (en) * | 1976-12-14 | 1978-06-30 | Hitachi Ltd | Data exchange control system |
| JPS5373934A (en) * | 1976-12-14 | 1978-06-30 | Hitachi Ltd | Data exchange control system |
-
1984
- 1984-03-30 JP JP6487284A patent/JPS60207946A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5316549A (en) * | 1976-07-30 | 1978-02-15 | Hitachi Ltd | Data exchange control system |
| JPS5373933A (en) * | 1976-12-14 | 1978-06-30 | Hitachi Ltd | Data exchange control system |
| JPS5373934A (en) * | 1976-12-14 | 1978-06-30 | Hitachi Ltd | Data exchange control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1247249A (en) | System bus means for inter-processor communication | |
| JPH02109153A (ja) | プロセッサ間データ伝送方式 | |
| JPS60177888A (ja) | 視覚センサ処理装置とロボツト制御装置との結合方式 | |
| US4779190A (en) | Communication bus interface | |
| US4371926A (en) | Input/output information indication system | |
| JPS5941033A (ja) | 電子式計算機装置 | |
| JP2859178B2 (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
| JPS60207946A (ja) | デ−タ転送制御方式 | |
| JPH0572634B2 (ja) | ||
| JPH0140432B2 (ja) | ||
| JPS6126706B2 (ja) | ||
| JP2800764B2 (ja) | データ転送制御方式 | |
| JP3356110B2 (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
| RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами | |
| JP2822414B2 (ja) | デュアルポートメモリ | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JP2595808B2 (ja) | 分散処理用メモリ装置 | |
| JP3615306B2 (ja) | 記憶装置アクセスシステム | |
| JPH03286355A (ja) | マイクロコンピュータ | |
| JPS62271129A (ja) | 記憶装置へのデ−タ書込み方法 | |
| JPH0675796A (ja) | パリティエラー記録装置 | |
| JPH03235152A (ja) | バス制御方式 | |
| JPH064456A (ja) | データ転送制御装置 |