JPH03286355A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH03286355A JPH03286355A JP2088008A JP8800890A JPH03286355A JP H03286355 A JPH03286355 A JP H03286355A JP 2088008 A JP2088008 A JP 2088008A JP 8800890 A JP8800890 A JP 8800890A JP H03286355 A JPH03286355 A JP H03286355A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- data
- ready signal
- signal
- external device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は外部装置としての例えばホストマイクロコン
ピュータとのデータの転送を行うバスインタフェース機
能を持つマイクロコンピュータに関するものである。
ピュータとのデータの転送を行うバスインタフェース機
能を持つマイクロコンピュータに関するものである。
第４図は従来のマイクロコンピュータによるコンピュー
タ・システムの構成を示すプロ・７り図である。第４図
において、ｌはホストマイクロコンピュータ、２はバス
インタフェース機能を内蔵しホストマイクロコンピュー
タ１からの指令によって動作するマイクロコンピュータ
（以後スレーブマイクロコンピュータと呼ぶ）、３はス
レーブマイクロコンピュータ２に内蔵されホストマイク
ロコンピュータ１とスレーブＣＰＵ間のデータの受渡し
を行うバスインタフェース、４はスレーブマイクロコン
ピュータ２に内蔵された上記スレーブＣＰＵ、５はホス
トマイクロコンピュータ１とバスインタフェース３間の
データバス、６はバスインタフェース３とスレーブＣＰ
Ｕ間ｄ間のデータバスである。７はホストマイクロコン
ピュータ１がバスインタフェース３からデータを読み込
む動作を制御するリード信号であり、このリード信号７
は、ホストマイクロコンピュータ１から出力され通常“
Ｈ” （ハイレベル）状態で読み込み時に“Ｌ” （ロ
ーレベル）状態になり、“Ｌ”状態から“Ｈ”状態の立
ち上がりでデータをバスインタフェース３からホストマ
イクロコンピュータ１に取り込むためのものである。８
はホストマイクロコンピュータｌがバスインタフェース
３にデータを書き込む動作を制御するライト信号であり
、このライト信号８は、ホストマイクロコンピュータｌ
から出力され通常“Ｈ”状態で書き込み時に“Ｌ”状態
になり、“Ｌ”状態から“Ｈ”状態の立ち上がりでスレ
ーブマイクロコンピュータ２のバスインタフェース３が
データを取り込むためのものである。９はホストマイク
ロコンピュータ１に対するデータ受信／送信の要求信号
のレディー信号であり、スレーブマイクロコンピュータ
２がホストマイクロコンピュータｌへスレーブＣＰＵの
機能として動作可能状態であることを知らせる信号であ
る。
タ・システムの構成を示すプロ・７り図である。第４図
において、ｌはホストマイクロコンピュータ、２はバス
インタフェース機能を内蔵しホストマイクロコンピュー
タ１からの指令によって動作するマイクロコンピュータ
（以後スレーブマイクロコンピュータと呼ぶ）、３はス
レーブマイクロコンピュータ２に内蔵されホストマイク
ロコンピュータ１とスレーブＣＰＵ間のデータの受渡し
を行うバスインタフェース、４はスレーブマイクロコン
ピュータ２に内蔵された上記スレーブＣＰＵ、５はホス
トマイクロコンピュータ１とバスインタフェース３間の
データバス、６はバスインタフェース３とスレーブＣＰ
Ｕ間ｄ間のデータバスである。７はホストマイクロコン
ピュータ１がバスインタフェース３からデータを読み込
む動作を制御するリード信号であり、このリード信号７
は、ホストマイクロコンピュータ１から出力され通常“
Ｈ” （ハイレベル）状態で読み込み時に“Ｌ” （ロ
ーレベル）状態になり、“Ｌ”状態から“Ｈ”状態の立
ち上がりでデータをバスインタフェース３からホストマ
イクロコンピュータ１に取り込むためのものである。８
はホストマイクロコンピュータｌがバスインタフェース
３にデータを書き込む動作を制御するライト信号であり
、このライト信号８は、ホストマイクロコンピュータｌ
から出力され通常“Ｈ”状態で書き込み時に“Ｌ”状態
になり、“Ｌ”状態から“Ｈ”状態の立ち上がりでスレ
ーブマイクロコンピュータ２のバスインタフェース３が
データを取り込むためのものである。９はホストマイク
ロコンピュータ１に対するデータ受信／送信の要求信号
のレディー信号であり、スレーブマイクロコンピュータ
２がホストマイクロコンピュータｌへスレーブＣＰＵの
機能として動作可能状態であることを知らせる信号であ
る。
次にこの従来例の動作について説明する。
第５図及び第６図は、従来のバスインタフニス機能のバ
ス制御信号と動作を示すタイ旦ングチャート図である。
ス制御信号と動作を示すタイ旦ングチャート図である。
第５図では、ホストマイクロコンピュータ１からスレー
ブマイクロコンピュータ２へのデータ転送の動作を示す
。第６図では、スレーブマイクロコンピュータ２からホ
ストマイクロコンピュータ１へのデータ転送の動作を示
す。
ブマイクロコンピュータ２へのデータ転送の動作を示す
。第６図では、スレーブマイクロコンピュータ２からホ
ストマイクロコンピュータ１へのデータ転送の動作を示
す。
なお、図ではマイクロコンピュータをマイコンと略す。
まず最初に、ホストマイクロコンピュータ１からスレー
ブマイクロコンピュータ２ヘデータを転送する場合につ
いて説明する。ホストマイクロコンピュータ１がデータ
を転送するときホストマイクロコンピュータ１がデータ
バス５にデータを出力する。更に、ライト信号８を通常
の“Ｈ”状態から“Ｌ”状態にし、この後“Ｌ”状態か
ら“Ｈ”状態への立ち上がりでデータバス５上のデータ
をスレーブマイクロコンピュータ２内のバスインタフェ
ース３がランチする。データがバスインタフェース３に
ランチされると、スレーブマイクロコンピュータ２から
出力されるレディー信号９が“Ｌ”状態から“Ｈ”状態
に変化する。次にスレーブＣＰＵ４がバスインタフェー
ス３にランチされたデータをデータバス６を介して読み
取ると、レディー信号９が“Ｈ”状態から“Ｌ゛状態変
化する。ホストマイクロコンピュータ１はこのレディー
信号９が“Ｈ”状態から“Ｌ”状態に変化することを読
むことによりスレーブＣＰＵ４がデータを受は取ったこ
とを認識することができる。
ブマイクロコンピュータ２ヘデータを転送する場合につ
いて説明する。ホストマイクロコンピュータ１がデータ
を転送するときホストマイクロコンピュータ１がデータ
バス５にデータを出力する。更に、ライト信号８を通常
の“Ｈ”状態から“Ｌ”状態にし、この後“Ｌ”状態か
ら“Ｈ”状態への立ち上がりでデータバス５上のデータ
をスレーブマイクロコンピュータ２内のバスインタフェ
ース３がランチする。データがバスインタフェース３に
ランチされると、スレーブマイクロコンピュータ２から
出力されるレディー信号９が“Ｌ”状態から“Ｈ”状態
に変化する。次にスレーブＣＰＵ４がバスインタフェー
ス３にランチされたデータをデータバス６を介して読み
取ると、レディー信号９が“Ｈ”状態から“Ｌ゛状態変
化する。ホストマイクロコンピュータ１はこのレディー
信号９が“Ｈ”状態から“Ｌ”状態に変化することを読
むことによりスレーブＣＰＵ４がデータを受は取ったこ
とを認識することができる。
次に、スレーブマイクロコンピュータ２からホストマイ
クロコンピュータ１にデータを転送する場合について説
明する。スレーブＣＰＵ４がデータバス６を介してバス
インタフェース３にデータを書き込むと、バスインタフ
ェース３から出力されるレディー信号９が“Ｌ“状態か
ら“Ｈ”状態に変化する。このレディー信号９の変化を
ホストマイクロコンピュータｌが読み取ることによりデ
ータを読み込む時であるかどうかを判定することができ
る。ホストマイクロコンピュータ１がデータを読むとき
、ホストマイクロコンピュータ１から出力されるリード
信号７を通常の“Ｈ”状態から“Ｌ”状態にするとバス
インタフェース３からデータがデータバス５に出力され
、その後リード信号７の”Ｌ”状態から“Ｈ”状態への
立ち上がりでデータバス５上のデータがホストマイクロ
コンピュータ１に受信される。更に、レディー信号９が
“Ｈ１状態から“Ｌ”状態に変化する。
クロコンピュータ１にデータを転送する場合について説
明する。スレーブＣＰＵ４がデータバス６を介してバス
インタフェース３にデータを書き込むと、バスインタフ
ェース３から出力されるレディー信号９が“Ｌ“状態か
ら“Ｈ”状態に変化する。このレディー信号９の変化を
ホストマイクロコンピュータｌが読み取ることによりデ
ータを読み込む時であるかどうかを判定することができ
る。ホストマイクロコンピュータ１がデータを読むとき
、ホストマイクロコンピュータ１から出力されるリード
信号７を通常の“Ｈ”状態から“Ｌ”状態にするとバス
インタフェース３からデータがデータバス５に出力され
、その後リード信号７の”Ｌ”状態から“Ｈ”状態への
立ち上がりでデータバス５上のデータがホストマイクロ
コンピュータ１に受信される。更に、レディー信号９が
“Ｈ１状態から“Ｌ”状態に変化する。
ホストマイクロコンピュータ１がレディー信号９を必要
とする時は、ホストマイクロコンピュータｌから出力さ
れたデータをスレーブマイクロコンピュータ２が受信し
たことをホストマイクロコンピュータｌに知らせる時と
スレーブマイクロコンピュータ２がホストマイクロコン
ピュータ１にデータを送信する状態になったことをホス
トマイクロコンピュータ１に知らせる時であり、従来の
レディー信号９では、第Ｓ図及び第６図から分かるよう
にホストマイクロコンピュータ１から出力されたデニタ
をスレーブマイクロコンピュータ２が受信したことをホ
ストマイクロコンピュータ１に知らせる時にはレディー
信号９は立ち下がりであり、スレーブマイクロコンピュ
ータ２がホストマイクロコンピュータ１にデータ送信す
る時にはレディー信号９は立ち上がりである。この事か
ら分かるようにホストマイクロコンピュータｌ側ではレ
ディー信号９の立ち上がり及び立ち下がりを検出しなく
てはならなくなり、検出回路が複雑化するという問題点
があった。
とする時は、ホストマイクロコンピュータｌから出力さ
れたデータをスレーブマイクロコンピュータ２が受信し
たことをホストマイクロコンピュータｌに知らせる時と
スレーブマイクロコンピュータ２がホストマイクロコン
ピュータ１にデータを送信する状態になったことをホス
トマイクロコンピュータ１に知らせる時であり、従来の
レディー信号９では、第Ｓ図及び第６図から分かるよう
にホストマイクロコンピュータ１から出力されたデニタ
をスレーブマイクロコンピュータ２が受信したことをホ
ストマイクロコンピュータ１に知らせる時にはレディー
信号９は立ち下がりであり、スレーブマイクロコンピュ
ータ２がホストマイクロコンピュータ１にデータ送信す
る時にはレディー信号９は立ち上がりである。この事か
ら分かるようにホストマイクロコンピュータｌ側ではレ
ディー信号９の立ち上がり及び立ち下がりを検出しなく
てはならなくなり、検出回路が複雑化するという問題点
があった。
この発明は上記のような問題点を解決するためになされ
たもので、外部装置（ホストマイクロコンピュータ）か
ら出力されたデータを受信したことを外部装置に知らせ
る時と、外部装置にデータを送信する状態になったこと
を外部装置に知らせるレディー信号を外部装置が判定し
易くすることができるマイクロコンピュータを提供する
ことを目的とする。
たもので、外部装置（ホストマイクロコンピュータ）か
ら出力されたデータを受信したことを外部装置に知らせ
る時と、外部装置にデータを送信する状態になったこと
を外部装置に知らせるレディー信号を外部装置が判定し
易くすることができるマイクロコンピュータを提供する
ことを目的とする。
この発明に係るマイクロコンピュータは、レディー信号
９が発生し、かつ外部装置（ホストマイクロコンピュー
タ１）にデータが受信可能状態になったことを示す時と
、該外部装置からデータを送信可能になったことを示す
時に、上記レディー信号９を１パルス信号として発生す
る１パルスレディー信号発生回路１０を備えたことを特
徴とするものである。
９が発生し、かつ外部装置（ホストマイクロコンピュー
タ１）にデータが受信可能状態になったことを示す時と
、該外部装置からデータを送信可能になったことを示す
時に、上記レディー信号９を１パルス信号として発生す
る１パルスレディー信号発生回路１０を備えたことを特
徴とするものである。
外部装置（ホストマイクロコンピュータ１）から出力さ
れたデータを受信したことを外部装置に知らせる時と、
外部装置にデータを送信する状態になったことを外部装
置に知らせる時、ｌパルスレディー信号発生回路１０は
１パルスのレディー信号９を発生する。これにより外部
装置はレディー信号９の立ち上がり及び立ち下がりのど
ちらででも検出可能となる。
れたデータを受信したことを外部装置に知らせる時と、
外部装置にデータを送信する状態になったことを外部装
置に知らせる時、ｌパルスレディー信号発生回路１０は
１パルスのレディー信号９を発生する。これにより外部
装置はレディー信号９の立ち上がり及び立ち下がりのど
ちらででも検出可能となる。
第１図はこの発明の一実施例のマイクロコンピュータに
よるコンピュータ・システムの構成を示すブロック図で
ある。第１図において、第４図に示す構成要素に対応す
るものには同一の符号を付し、その説明を省略する。第
１図において、１０はホストマイクロコンピュータ１が
バスインタフェース３に書き込んだデータをスレーブＣ
ＰＵ４が読み込んだことをホストマイクロコンピュータ
１に知らせる時とスレーブマイクロコンピュータ２がホ
ストマイクロコンピュータ１にデータを送信する状態に
なったことをホストマイクロコンピュータ１に知らせる
時に１パルスのレディー信号をスレーブマイクロコンピ
ュータ２から出力する１パルスレディー信号発生回路で
ある。
よるコンピュータ・システムの構成を示すブロック図で
ある。第１図において、第４図に示す構成要素に対応す
るものには同一の符号を付し、その説明を省略する。第
１図において、１０はホストマイクロコンピュータ１が
バスインタフェース３に書き込んだデータをスレーブＣ
ＰＵ４が読み込んだことをホストマイクロコンピュータ
１に知らせる時とスレーブマイクロコンピュータ２がホ
ストマイクロコンピュータ１にデータを送信する状態に
なったことをホストマイクロコンピュータ１に知らせる
時に１パルスのレディー信号をスレーブマイクロコンピ
ュータ２から出力する１パルスレディー信号発生回路で
ある。
次にこの実施例の動作について説明する。第２図及び第
３図はこの実施例のバスインタフェース機能のバス制御
信号と動作を示すタイミングチャト図である。第２図で
は、ホストマイクロコンピュータ１からスレーブマイク
ロコンピュータ２へのデータ転送の動作を示す。第３図
では、スレブマイクロコンピュータ２からホストマイク
ロコンピュータ１へのデータ転送の動作を示す。
３図はこの実施例のバスインタフェース機能のバス制御
信号と動作を示すタイミングチャト図である。第２図で
は、ホストマイクロコンピュータ１からスレーブマイク
ロコンピュータ２へのデータ転送の動作を示す。第３図
では、スレブマイクロコンピュータ２からホストマイク
ロコンピュータ１へのデータ転送の動作を示す。
まず最初に、ホストマイクロコンピュータ１からスレー
ブマイクロコンピュータ２ヘデータを転送する場合につ
いて説明する。ホストマイクロコンピュータ１がデータ
を転送するときホストマイクロコンピュータｌがデータ
バス５にデータを出力する。更に、ライト信号８を通常
の“Ｈ”状態から“Ｌ”状態にし、この後“Ｌ”状態か
ら“Ｈ”状態への立ち上がりでデータバス５上のデータ
をスレーブマイクロコンピュータ２内のバスインタフェ
ース３がランチする。次にスレーブＣＰＵ４がバスイン
タフェース３にランチされたデータをデータバス６を介
して読み取ると、１パルスレディー信号発生回路１０で
作られた１パルスのレディー信号９が出力される。ホス
トマイクロコンピュータ１はこのレディー信号９を読む
ことによりスレーブＣＰＵ４がデータを受は取ったこと
を認識することができる。
ブマイクロコンピュータ２ヘデータを転送する場合につ
いて説明する。ホストマイクロコンピュータ１がデータ
を転送するときホストマイクロコンピュータｌがデータ
バス５にデータを出力する。更に、ライト信号８を通常
の“Ｈ”状態から“Ｌ”状態にし、この後“Ｌ”状態か
ら“Ｈ”状態への立ち上がりでデータバス５上のデータ
をスレーブマイクロコンピュータ２内のバスインタフェ
ース３がランチする。次にスレーブＣＰＵ４がバスイン
タフェース３にランチされたデータをデータバス６を介
して読み取ると、１パルスレディー信号発生回路１０で
作られた１パルスのレディー信号９が出力される。ホス
トマイクロコンピュータ１はこのレディー信号９を読む
ことによりスレーブＣＰＵ４がデータを受は取ったこと
を認識することができる。
次に、スレーブマイクロコンピュータ２からホストマイ
クロコンピュータ１にデータを転送する場合について説
明する。スレーブＣＰＵ４がデータバス６を介してバス
インタフェース３にデータを書き込むと、１パルスレデ
ィー信号発生回路１０で作られたｌパルスのレディー信
号９が、バスインタフエース３から出力され、レディー
信号９が１パルス発生する。このレディー信号９の変化
ヲホストマイクロコンピュータ１が読み取ることにより
データを読み込む時であるかどうかを判定することがで
きる。ホストマイクロコンピュータ１がデータを読むと
き、ホストマイクロコンピュータ１から出力されるリー
ド信号７を通常の“Ｈ′″状態から＠Ｌ″状態にすると
バスインタフェース３からデータがデータバス５に出力
され、その後リード信号７の“Ｌ″状態Ｈ゛ 状態ち上がりでデータバス５上のデータがホストマイク
ロコンピュータ１に受信される。
クロコンピュータ１にデータを転送する場合について説
明する。スレーブＣＰＵ４がデータバス６を介してバス
インタフェース３にデータを書き込むと、１パルスレデ
ィー信号発生回路１０で作られたｌパルスのレディー信
号９が、バスインタフエース３から出力され、レディー
信号９が１パルス発生する。このレディー信号９の変化
ヲホストマイクロコンピュータ１が読み取ることにより
データを読み込む時であるかどうかを判定することがで
きる。ホストマイクロコンピュータ１がデータを読むと
き、ホストマイクロコンピュータ１から出力されるリー
ド信号７を通常の“Ｈ′″状態から＠Ｌ″状態にすると
バスインタフェース３からデータがデータバス５に出力
され、その後リード信号７の“Ｌ″状態Ｈ゛ 状態ち上がりでデータバス５上のデータがホストマイク
ロコンピュータ１に受信される。
以上のように本発明によれば、レディー信号を１パルス
信号として発生する１パルスレディー信号発生回路を備
えて槽底したので、外部装置から出力されたデータを受
信したことを外部装置に知らせる時と、外部装置にデー
タを送信する状態になったことを外部装置に知らせる時
、外部装置はレディー信号の立ち上がり及び立ち下がり
のどちらででもレディー信号を検出し易くなり、これに
より外部装置の検出回路が簡単に槽底でき、コストダウ
ンも図れるという効果が得られる。
信号として発生する１パルスレディー信号発生回路を備
えて槽底したので、外部装置から出力されたデータを受
信したことを外部装置に知らせる時と、外部装置にデー
タを送信する状態になったことを外部装置に知らせる時
、外部装置はレディー信号の立ち上がり及び立ち下がり
のどちらででもレディー信号を検出し易くなり、これに
より外部装置の検出回路が簡単に槽底でき、コストダウ
ンも図れるという効果が得られる。
第１図はこの発明の一実施例のマイクロコンピュータに
よるコンピュータ・システムの構成を示すブロック図、
第２図はこの実施例におけるバスインタフェース機能で
のホストマイクロコンピュータからスレーブマイクロコ
ンピュータへのデータ転送の動作を示すタイミングチャ
ート図、第３図はこの実施例におけるバスインタフェー
ス機能でのスレーブマイクロコンピュータからホストマ
イクロコンピュータへのデータ転送の動作を示すタイミ
ングチャート図、第４図は従来のマイクロコンピュータ
によるコンピュータ・システムの槽底を示すブロック図
、第５図はこの従来例におけるバスインタフェース機能
でのホストマイクロコンピュータからスレーブマイクロ
コンピュータへのデータ転送の動作を示すタイミングチ
ャート図、第６図はこの従来例におけるバスインタフェ
ース機能でのスレーブマイクロコンピュータからホスト
マイクロコンピュータへのデータ転送の動作を示すタイ
ミングチャート図である。 １・・・ホストマイクロコンピュータ（外部装Ｗ）、２
・・・スレーブマイクロコンピュータ（マイクロコンピ
ュータ）、３・・・バスインタフェース、９・・・レデ
ィー（８号、１０・・・１パルスレディー信号発生回路
よるコンピュータ・システムの構成を示すブロック図、
第２図はこの実施例におけるバスインタフェース機能で
のホストマイクロコンピュータからスレーブマイクロコ
ンピュータへのデータ転送の動作を示すタイミングチャ
ート図、第３図はこの実施例におけるバスインタフェー
ス機能でのスレーブマイクロコンピュータからホストマ
イクロコンピュータへのデータ転送の動作を示すタイミ
ングチャート図、第４図は従来のマイクロコンピュータ
によるコンピュータ・システムの槽底を示すブロック図
、第５図はこの従来例におけるバスインタフェース機能
でのホストマイクロコンピュータからスレーブマイクロ
コンピュータへのデータ転送の動作を示すタイミングチ
ャート図、第６図はこの従来例におけるバスインタフェ
ース機能でのスレーブマイクロコンピュータからホスト
マイクロコンピュータへのデータ転送の動作を示すタイ
ミングチャート図である。 １・・・ホストマイクロコンピュータ（外部装Ｗ）、２
・・・スレーブマイクロコンピュータ（マイクロコンピ
ュータ）、３・・・バスインタフェース、９・・・レデ
ィー（８号、１０・・・１パルスレディー信号発生回路
Claims (1)
- 外部装置がデータを受信する動作を制御するリード信号
と、該外部装置がデータを送信する動作を制御するライ
ト信号と、該外部装置にデータ受信／送信動作を要求す
るレディー信号とを用い、データ転送を行うバスインタ
フェースを有するマイクロコンピュータにおいて、上記
レディー信号が発生し、かつ上記外部装置にデータが受
信可能状態になったことを示す時と、該外部装置からデ
ータを送信可能になったことを示す時に、上記レディー
信号を１パルス信号として発生する１パルスレディー信
号発生回路を備えたことを特徴とするマイクロコンピュ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2088008A JPH03286355A (ja) | 1990-04-02 | 1990-04-02 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2088008A JPH03286355A (ja) | 1990-04-02 | 1990-04-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03286355A true JPH03286355A (ja) | 1991-12-17 |
Family
ID=13930790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2088008A Pending JPH03286355A (ja) | 1990-04-02 | 1990-04-02 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03286355A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050003069A (ko) * | 2003-06-30 | 2005-01-10 | 주식회사 대우일렉트로닉스 | 마이크로 컨트롤러의 버스 인터페이스 |
-
1990
- 1990-04-02 JP JP2088008A patent/JPH03286355A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050003069A (ko) * | 2003-06-30 | 2005-01-10 | 주식회사 대우일렉트로닉스 | 마이크로 컨트롤러의 버스 인터페이스 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
| US5068785A (en) | Bus control for small computer system interface with transfer indication preceding final word transfer and buffer empty indication preceding receipt acknowledgement | |
| US4779190A (en) | Communication bus interface | |
| JP2006500679A (ja) | Ｕｓｂ接続のためのインタフェース集積回路デバイス | |
| EP0872799A2 (en) | PCI bus System | |
| JP2019219803A (ja) | 制御装置、画像形成装置、制御方法及び制御プログラム | |
| JPS5941033A (ja) | 電子式計算機装置 | |
| US7130940B2 (en) | Interface apparatus and image forming apparatus | |
| JPH03286355A (ja) | マイクロコンピュータ | |
| KR960006507B1 (ko) | 컴퓨터 시스템, 시스템 확장장치, 버스 결합장치 및 버스 신호 전송방법 | |
| KR19990026343A (ko) | 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로 | |
| US6112259A (en) | Integrated circuit for direct memory access | |
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPH067379B2 (ja) | ダイレクト・メモリ・アクセス・コントロ−ル回路 | |
| JP2948380B2 (ja) | データ通信装置 | |
| JPH05233440A (ja) | バッファ機能を備えたデータ転送方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPH02258358A (ja) | レーザプリンタにおける通信制御装置 | |
| JPS59170933A (ja) | プリンタにおける入力デ−タ制御装置 | |
| JPS60207946A (ja) | デ−タ転送制御方式 | |
| JPH01169691A (ja) | Ｉｃカード | |
| JPH02284219A (ja) | プリンタ光伝送方法およびその装置 | |
| JPS63141157A (ja) | サブプロセツサ拡張方式 | |
| JP2002108799A (ja) | データ転送装置 | |
| JP2000222350A (ja) | データ転送システム |